130 nm 프로세스

이 글은 검증을 위해 추가 인용문이 필요합니다. 신뢰할 수 있는 출처에 인용문을 추가하여 이 기사를 개선하는 데 도움을 주십시오. 조달되지 않은 자재는 제거될 수 있습니다.출처 : '130nm 공정'– 뉴스 · 신문 · 서적 · 학자 · JSTOR (2015년 9월) (이 템플릿 메시지 삭제 방법 및 삭제 시기 확인)

반도체 장치 조작
MOSFET 스케일링 (프로세스 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020
미래. 003 nm ~2023년 002 nm ~2024년
반노드 밀도 CMOS 디바이스(멀티게이트) 무어의 법칙 트랜지스터 카운트 반도체 산업 나노일렉트로닉스
v t

130nm(0.13μm) 공정은 후지쯔,^[1] IBM, 인텔, 텍사스 인스트루먼트, TSMC 등 주요 반도체 기업이 2001~2002년 사이에 상용화한 MOSFET(CMOS) 반도체 공정 기술을 말합니다.

130nm 값의 기원은 과거이며, 이는 2-3년마다 70%씩 확장되는 추세를 반영하고 있다.명칭은 국제반도체기술로드맵(ITRS)에 의해 정식으로 결정됩니다.

이 프로세스로 제조된 최초의 CPU에는 Intel Tualatin 시리즈 Pentium III 프로세서가 포함되어 있습니다.

배경

1960년 이집트 엔지니어 모하메드 아탈라와 한국인 엔지니어 다원 칸이 시연했던 첫 MOSFET는 게이트 길이 20μm,^[2] 게이트 산화물 두께 100nm였다.1984년, NMOS 로직을 기반으로 한 MOSFET는 고바야시 도시오, 호리구치 세이지, K에 의해 100 nm 채널 길이로 제작되었다.일본 ^[3]NTT의 키우치 씨.

1990년 이란 엔지니어 Ghavam G가 이끄는 IBM T.J. 왓슨 연구 센터 팀은 100 nm CMOS 공정을 시연했습니다. 샤히디, 비잔 다바리, 대만 엔지니어 유안 타우르.^[4]2001년에는 후지쯔와 IBM에 의해^[1] 100nm CMOS 노드가 상용화되었습니다.

130 nm 제조 기술을 사용하는 프로세서

• 후지쯔 SPARC64 V – 2001^[5]
• IBM과 닌텐도의 Gekko (GameCube 콘솔)– 2001
• 인텔 Pentium III 투알라틴 – 2001-06
• VIA C3 – 2001
• 모토로라 파워PC 7447 및 7457 – 2002
• AMD Athlon MP 서러브레드– 2002-08-27
• Vortex 86SX - 2007^[6]
• Elbrus 2000 1891년 4월 (1891VM4)YA) – 2008-04-27 ^[7]
• MCST-R500S 1891BM3 – 2008-07-27 ^[8]

레퍼런스

선행 180 nm

MOSFET 제조 공정

에 의해 성공자 90 nm