쿼드 데이터 레이트
Quad data rate
쿼드 데이터 레이트(QDR, 즉 쿼드 펌핑)는 클럭 사이클의 4개 지점, 즉 상승 에지 및 하강 에지 및 그 사이의 2개의 중간 지점에서 데이터가 전송되는 통신 신호 기술입니다.중간점은 첫 번째 클럭에서 90° 벗어난 두 번째 클럭으로 정의됩니다.이 효과는 클럭 [1]사이클당 신호 라인당 4비트의 데이터를 전송하는 것입니다.
쿼드 데이터 레이트 시스템에서는 데이터 라인은 클럭 신호의 2배의 주파수로 동작한다.클럭과 데이터 라인이 같은 주파수로 [1]동작하는 더블 데이터 레이트시스템과는 대조적입니다.
쿼드 데이터 레이트 테크놀로지는 Willamette-core Pentium 4 프로세서에 도입되어 ATOM, Pentium 4, Celeron, Pentium D 및 Core 2 프로세서 제품군에 채용되었습니다.이 테크놀로지에 의해 인텔은 400 MT/s에서 1600 MT/s로 동작하는 종래의 프론트 사이드 버스(FSB) 테크놀로지의 데이터 레이트로 서로 통신할 수 있는 칩셋과 프로세서를 제조할 수 있게 되었습니다.또, 실제 클럭 주파수는 100 MHz에서 400 [2]MHz로 보다 낮고 안정적입니다.
배경
DDR이 아닌 QDR로 동작하는 이유는 싱글 데이터 레이트가 아닌 DDR로 동작하는 경우와 크게 다릅니다.DDR을 사용하면 메모리 제조업체는 클럭과 같은 속도로 데이터를 전송할 수 있었습니다(클럭 라인 전환마다 1개의 데이터 라인 전환). 반면 SDR은 클럭의 절반 속도(클럭 라인 상승 에지마다 1개의 데이터 라인 전환)로 데이터를 전송할 수 있었습니다.QDR을 네이티브로 실장하면 데이터 레이트가 클럭레이트보다 높아져 단순한 전기적 이점이 없어집니다.
QDR의 이점은 버스 경합을 처리할 때 발생합니다.최신 컴퓨터에는 여러 CPU와 여러 I/O 장치가 있으며, 모두 메모리에 대한 액세스를 위해 경쟁합니다.이 경합을 적절히 처리하기 위해 최신 시스템에서는 최대 클럭환율을 확실히 제한하면서 단일 클럭사이클 내에서 연결된 모든 컴포넌트 간에 신호가 전파되도록 하는 것을 목표로 하고 있습니다.그러나 경합이 처리되면 데이터 전송은 단순한 포인트 투 포인트 단방향 전송으로 취급할 수 있습니다.이러한 단순한 전송에서는 신호가 사이클 내에서 완전히 전파되는 것이 더 이상 필수적이지 않습니다. "스트로브"라고 불리는 특별한 신호에 의해 정리된 일관성 있게 도달하기만 하면 됩니다.이 신호 무결성에 대한 요건이 줄어들기 때문에 [3]DDR과 같은 클럭 속도가 아닌 클럭의 2배의 속도로 QDR 데이터 전송을 수행할 수 있습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ a b Lee Penrod (2007-08-21). "Understanding System Memory and CPU speeds: A layman's guide to the Front Side Bus (FSB)". directron.com. Archived from the original on 2016-01-18. Retrieved 2015-01-30.
- ^ Thomas Soderstrom (2006-07-26). "Quad Data Rate Northbridge Technologies (S478, S775)". tomshardware.com. Retrieved 2014-01-09.
- ^ Intel (2004-10-19). "Patent US6807592". Retrieved 2014-09-08.
