테이프 아웃

Tape-out

전자 및 광전자 설계에서 테이프 아웃 또는 테이프 아웃은 집적회로 또는 프린트 회로 기판이 제조용으로 보내지기 전에 설계 프로세스의 최종 결과입니다.테이프아웃은 특히 회로의 포토마스크용 그래픽이 제작 [1]설비로 전송되는 지점이다.

역사

역사적으로 이 용어는 포토마스크를 위한 확대된 (고정밀을 위한) "아트워크"를 검은색 라인 테이프(일반적으로 Bishop Graphics crepe)와 루빌리스 테이프를 사용하여 수동으로 "테이프 아웃"한 인쇄 회로 설계의 초기 시대를 가리킨다.1940-50년대 전후에는 신속하고 저비용 회로 재생산을 위해 개발된 기술이 사진 복제 2D 제조로 발전했습니다."to tapeout"이라는 동사는 이미 공정에서 널리 사용되고 있으며 트랜지스터 제작에 채택되어 완전한 집적회로 [citation needed]접근법으로 발전했습니다.

관련 절차

현재 테이프아웃이라는 용어는 최종 승인된 전자 CAD 파일에서 포토마스크 생성 자체를 설명하는 데 사용된다.설계자는 이 용어를 디스크 또는 CD에 최종 파일을 작성하고 이후 반도체 주조 공장에 전송하는 것을 지칭할 수 있습니다. 그러나 현재 작업 방식에서는 실제 테이프 아웃 전에 제조 프로세스에 특정한 마스크 설계를 확인하고 수정할 것입니다.마스크 데이터의 이러한 수정 사항은 다음과 같습니다.[2]

  • 레이아웃의 제조성을 향상시키기 위한 커스텀 지정 및 구조를 포함한 칩 마감.후자의 예로는 씰링 및 필러 구조가 있습니다.
  • 테스트 패턴과 얼라인먼트 [2]마크가 있는 레티클 레이아웃 생성.
  • 그래픽 조작으로 레이아웃 데이터를 강화하고 마스크 제작 장치에 맞게 데이터를 조정하는 레이아웃-투-마스크 준비.이 단계에는 최신 집적회로의 [1]나노 스케일 특징을 식각할 때 빛의 파동 같은 동작을 보정하는 OPC(광학적 근접 보정) 등의 해상도 향상 기술(RET)이 포함됩니다.

명명 문제

일부 출처는 용어의 뿌리가 공장에서 [1]포토마스크를 만드는 데 사용된 최종 전자 파일을 종이 테이프와 나중에 자기 테이프 릴이 로드된 시점으로 거슬러 올라갈 수 있다고 잘못 믿고 있다.그러나 이 용어의 사용은 자기 테이프의 광범위한 CAD 사용보다 수십 [citation needed]년 앞서 있습니다.

캘리포니아 대학교 버클리에서는 [citation needed]2010년경 신속한 변화를 위한 설계 철학으로 반복적인 "내부 테이프 아웃"을 암시하기 위해 John Wawrzynek 교수에 의해 two-in-cheek라는 용어가 만들어졌습니다.

IBM에서 사용되는 동의어는 RIT(릴리스 인터페이스 테이프)입니다.IBM은 비금속 구조의 경우 RIT-A와 금속 [citation needed]계층의 경우 RIT-B를 구분합니다.

여러가지 종류의

현대의 IC는 테이프 아웃 준비가 되기 전에 길고 복잡한 설계 과정을 거쳐야 한다.이 과정의 많은 단계에서는 일괄적으로 전자 설계 자동화(EDA)라고 하는 소프트웨어 도구를 사용합니다.그런 다음 설계를 테이프로 표시하기 전에 집합적으로 "사인오프"라고 하는 일련의 검증 단계를 거쳐야 합니다.테이프 아웃은 보통 프로젝트에 참여한 모든 사람들이 축하하는 일이며, 제조 시설(반도체 주조 공장)에서 나온 칩의 첫 번째 물리적 샘플인 첫 번째 기사를 기다리는 공포가 뒤따릅니다.

첫 번째 테이프 아웃이 설계팀의 최종 작업이 되는 경우는 거의 없습니다.대부분의 칩은 "스핀"이라고 불리는 일련의 반복 과정을 거치는데, 첫 번째 문서를 테스트한 후 오류를 검출하고 수정합니다.스핀을 일으키는 요인은 다음과 같습니다.

  • 테이프로 마감된 설계는 설계 자체의 제조 문제로 인해 주조 공장에서 최종 점검을 통과하지 못했습니다.
  • 설계는 정상적으로 제작되었지만 첫 번째 문서는 기능 테스트에 불합격했습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b c Magee, Mike (July 14, 1999). "What the Hell is… a tapeout?". The Register. Retrieved April 2, 2009.
  2. ^ a b J. Lienig, J. Scheible (2020). "Chap. 3.3: Mask Data: Layout Post Processing". Fundamentals of Layout Design for Electronic Circuits. Springer. pp. 102–110. doi:10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0.