단열 회로

Adiabatic circuit

단열 회로는 에너지를 절약하기 위해 "반복 가능한 논리"를 사용하는 저전력 전자회로다.[1] "아디아바틱"이란 회로가 열로서 에너지 손실을 줄이는 능력을 암시하면서 열이나 질량을 주변 환경과 교환하지 않는 이상적인 열역학 과정을 말한다.

전환 중에 에너지를 소산하는 기존의 CMOS 회로와 달리, 단파 회로는 다음 두 가지 핵심 규칙을 준수하여 소산을 감소시킨다.

  • 소스와 드레인 사이에 전압 전위가 있을 때는 트랜지스터를 켜지 마십시오.
  • 트랜지스터를 통해 전류가 흐를 때 트랜지스터를 끄지 마십시오.

역사

"아디아바틱"은 고대 열역학과 관련된 대부분의 역사를 쓴 그리스어 유래된 용어다. 에너지(보통 열의 형태로) 없이 전환이 일어나거나 시스템에서 손실되거나 획득되는 시스템을 말한다. 열보다는 전자 시스템의 맥락에서 전하가 보존된다. 따라서 이상적인 단극 회로는 전하의 손실이나 이득 없이 작동할 것이다.

회로의 맥락에서 "아디아바틱"이라는 용어의 첫 번째 용어는 1992년 제2차 물리학 및 계산 워크숍에서 제시된 논문으로 거슬러 올라갈 수 있는 것으로 보인다. 비록 초기에는 연산을 수행하는 데 사용되는 에너지와 관련하여 찰스 H. 베넷이 에너지 회수 가능성을 제안했지만, 그는 "이 에너지는 원칙적으로 절약되고 재사용될 수 있다"고 말했다.

정의

"부정적 논리"라는 용어의 어원. 열역학 제2법칙 때문에 에너지를 유용한 일로 완전히 전환하는 것은 불가능하다. 그러나 이론적으로 손실 없이 작동할 수 있는 논리 계열을 기술할 때 '아디아바틱 논리'라는 용어를 사용한다. 정전기 CMOS 논리보다 낮은 전력으로 작동하지만 여전히 일부 이론적 비기전적 손실이 있는 논리를 기술하기 위해 "준기동체 논리"라는 용어가 사용된다. 두 경우 모두 명칭은 이러한 시스템이 기존의 정적 CMOS 회로보다 전력 소모가 상당히 적은 상태로 작동할 수 있음을 나타내기 위해 사용된다.

원칙

이러한 저전력 부차적 시스템 모두가 공유하는 몇 가지 중요한 원칙이 있다. 여기에는 전위차가 없을 때만 스위치를 켜고, 전류가 흐르지 않을 때만 스위치를 끄고, 전하의 형태로 에너지를 회수하거나 재활용할 수 있는 전원공급기를 사용하는 것이 포함된다. 이를 달성하기 위해 일반적으로 부전압 논리 회로의 전원 공급 장치는 고정 전압 전원 공급기에서 정전압 충전을 사용했던 기존의 비부전압 시스템과 대조적으로 정전류 충전(또는 그에 대한 근사치)을 사용해 왔다.

전원 공급 장치

단열 논리 회로의 전원 공급 장치도 에너지를 저장할 수 있는 회로 요소를 사용했다. 이것은 종종 에너지를 자속로 변환하여 저장하는 인덕터를 사용하여 이루어진다. 다른 저자들이 부차적 논리형 시스템을 언급하기 위해 사용한 많은 동의어들이 있는데, 여기에는 "충전 복구 논리", "충전 재활용 논리", "클록 구동 논리", "에너지 복구 논리", "에너지 재활용 논리" 등이 포함된다. 시스템이 완전히 단교해야 하는 가역성 요건 때문에, 이러한 동의어의 대부분은 실제로 준단교 시스템을 설명하기 위해 실제로 상호 변경적으로 사용할 수 있다. 이 용어들은 간결하고 자기 설명이 가능하기 때문에, 더 많은 설명을 할 수 있는 유일한 용어는 "시계동력 논리"이다. 이것은 많은 단열 회로가 결합된 전원 공급장치와 시계 또는 "전원시계"를 사용하기 때문에 사용되어 왔다. 이것은 에너지를 공급하여 로직의 작동을 제어하고 그 후에 로직에서 에너지를 회수하는 가변, 보통 다상 전력 공급이다.

CMOS에서는 고품질 인덕터를 사용할 수 없기 때문에 인덕터는 오프칩이어야 하므로 인덕터와 단방향 스위칭은 소수의 인덕터만 사용하는 설계로 제한된다. 준아디아바틱 단계적 충전은 회수된 에너지를 캐패시터에 저장함으로써 인덕터를 완전히 방지한다.[2][3] 단계적 충전(SWC)은 온칩 캐패시터를 사용할 수 있다.[4]: 26

2004년 도입된 비동기식 로직은 겉보기에 모순되는 개념인 '시계동력 논리'(adiabatic circuits)와 '시계 없는 순환'(비동기식 회로)의 저전력 장점을 결합하려는 내부 단계적 충전을 이용한 CMOS 로직 패밀리 디자인 스타일이다.[4]: 51 [4]: 3 [5][6]

CMOS 단열 회로

공급 전압 감소, 물리적 캐패시턴스 감소, 스위칭 활동 감소와 같은 동적 전력을 줄이기 위한 몇 가지 고전적 접근법이 있다. 이 기술들은 오늘날의 전력 요건을 충족시키기에 충분하지 않다. 그러나 대부분의 연구는 저전력 응용을 위한 유망한 설계인 단열 논리 구축에 초점을 맞추었다.

단역논리는 저장된 에너지를 공급에 되돌려 줌으로써 전력을 감소시키는 스위칭 활동의 개념으로 작용한다. 따라서, 부차적 논리라는 용어는 가역적 논리를 구현하는 저전력 VLSI 회로에 사용된다. 이 점에서, 주요 설계 변화는 작동 원리에서 중요한 역할을 하는 파워 클럭에 집중된다. 파워 클럭의 각 페이즈에서는 사용자가 단열 회로 설계를 위한 두 가지 주요 설계 규칙을 달성하도록 한다.

  • 트랜지스터에 전압이 흐를 경우 트랜지스터를 켜지 마십시오(VDS > 0).
  • 트랜지스터에 전류가 흐를 경우 트랜지스터를 끄지 마십시오(IDS ≠ 0).
  • 다이오드를 통해 전류를 전달하지 마십시오.

입력에 관한 이러한 조건들이 전원시계의 모든 4상들에서 회복단계는 전력시계의 에너지를 회복시켜 상당한 에너지 절약을 가져올 것이다. 그러나 일부 단조로운 논리 설계의 복잡성은 영구히 지속된다. 예를 들어, 그러한 두 가지 복잡성은 시간 변동을 위한 전원 회로 구현이 수행되어야 하고 저 오버헤드 회로 구조에 의한 계산 구현이 따라야 한다는 것이다.

에너지 회수 회로에는 크게 두 가지 과제가 있다. 첫째, 오늘날의 표준에 있어 느림, 둘째, 기존 CMOS보다 50%의 면적이 필요하며, 간단한 회로 설계가 복잡해진다.

참고 항목

참조

  1. ^ Gojman, Benjamin (2004-08-08). "Adiabatic Logic" (PDF). Retrieved 2018-02-08.
  2. ^ Schrom, Gerhard (June 1998). "Ultra-Low-Power CMOS Technology". www.iue.tuwien.ac.at (thesis). Fakultät für Elektrotechnik, Technische Universität Wien. Adiabatic CMOS. Retrieved 2018-03-18.
  3. ^ Teichmann, Philip (2011-10-29). Adiabatic Logic: Future Trend and System Level Perspective. Springer Science & Business Media. p. 65. ISBN 9789400723450.
  4. ^ a b c Willingham, David John (2010). "Asynchrobatic logic for low-power VLSI design". westminsterresearch.wmin.ac.uk. Retrieved 2018-03-18.
  5. ^ Willingham, David John; Kale, I. (2004). "Asynchronous, quasi-Adiabatic (Asynchrobatic) logic for low-power very wide data width applications". 2004 IEEE International Symposium on Circuits and Systems (IEEE Cat. No.04CH37512). doi:10.1109/ISCAS.2004.1329257. ISBN 0-7803-8251-X. S2CID 32075489.
  6. ^ Willingham, David John; Kale, I. (2008). "A system for calculating the Greatest Common Denominator implemented using Asynchrobatic Logic". 2008 Norchip (PDF). pp. 194–197. doi:10.1109/NORCHP.2008.4738310. ISBN 978-1-4244-2492-4. S2CID 33419011.

추가 읽기

외부 링크