팔피질-A34

Arm Cortex-A34
ARM Cortex-A34
일반 정보
개시.2019
설계자ARM 홀딩스
캐시
L1 캐시코어당 16~128KB(8~64KB의 I캐시, 패리티 포함, 8~64KB의 D캐시)
L2 캐시128 ~ 1024 KB
L3 캐시아니요.
아키텍처 및 분류
어플모바일.
네트워크 인프라스트럭처
자동차 디자인
서버
마이크로아키텍처ARMv8-A
물리 사양
코어
  • 클러스터당 1~4개, 여러 클러스터
역사
전임자Cortex-A32(32비트만)

ARM Cortex-A34ARM [1]Ltd가 설계ARMv8-A 64비트 명령 세트를 구현하는 저전력 중앙 처리 장치입니다.

라이선스

Cortex-A34는 라이선스 계약자가 SIP 코어로 사용할 수 있지만 설계상 시스템 칩(SoC)[2]을 구성하는 하나의 다이에 다른 SIP 코어(GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 )와 통합하기에 적합합니다.

테크니컬

아키텍처 64비트 Armv8-A(AArch64 한정)
멀티코어 최대 4코어
슈퍼스케일러 부분적[3]
파이프라인 순서대로(ARM Cortex-A53ARM Cortex-A55 등)
L1 I-Cache / D-캐시 8k-64k
L2 캐시 128KB-1MB[4]
ISA 지원 64비트용 AArch64만

암 네온

TrustZone VFPv4 부동 소수점

디버깅과 트레이스 CoreSight SoC-400[2]

「 」를 참조해 주세요.

레퍼런스

  1. ^ "Arm Cortex-A34 is a 64-bit Only Low-Power Core". www.cnx-software.com. Retrieved 2021-01-24.
  2. ^ a b Ltd, Arm. "Cortex-A34". Arm Developer. Retrieved 2021-01-24.
  3. ^ "Arm Cortex-A Processor Comparison Table" (PDF). Archived from the original (PDF) on 2020-11-05.
  4. ^ "Cortex-A34 - Microarchitectures - ARM - WikiChip". en.wikichip.org. Retrieved 2021-01-24.