프로세서의 소비 전력

Processor power dissipation

프로세서의 전력 소산 또는 처리 장치의 전력 소산은 컴퓨터 프로세서가 전기 에너지를 소비하고 전자 회로의 저항에 의해 열의 형태로 이 에너지를 소산하는 프로세스입니다.

전원 관리

다음 항목도 참조하십시오.가변 TDP

과열을 일으키지 않고 효율적으로 작업을 수행할 수 있는 CPU를 설계하는 것은 현재 거의 모든 CPU 제조사의 주요 고려사항입니다.지금까지 진공관을 탑재한 초기 CPU는 수 킬로와트 정도의 전력을 소비했습니다.데스크톱이나 노트북 등 범용 PC의 현재 CPU는 수십~수백 와트의 전력을 소비합니다.그 외의 CPU 실장에서는, 소비 전력이 매우 적은 것이 있습니다.예를 들면, 휴대 전화의 CPU는,[1] 소비 전력이 몇와트 밖에 되지 않는 경우가 많은 반면, 임베디드 시스템에 사용되고 있는 마이크로 컨트롤러의 소비 전력은, 몇밀리 와트 또는 몇 마이크로 와트 밖에 되지 않는 경우가 있습니다.

이 패턴에는 몇 가지 엔지니어링상의 이유가 있습니다.

  • 특정 CPU 코어의 경우 클럭 속도가 증가함에 따라 에너지 사용량이 증가합니다.일반적으로 클럭 레이트를 낮추거나 언더볼트하면 에너지 소비량이 감소합니다.클럭 레이트를 [2]동일하게 유지하면서 마이크로프로세서를 언더볼트 할 수도 있습니다.
  • 새로운 기능에는 일반적으로 더 많은 트랜지스터가 필요하며, 각 트랜지스터는 전력을 사용합니다.사용하지 않는 영역을 끄면 클럭 게이트를 통해 에너지를 절약할 수 있습니다.
  • 프로세서 모델의 설계가 성숙함에 따라 소형 트랜지스터, 저전압 구조 및 설계 경험이 에너지 소비를 줄일 수 있습니다.

프로세서의 제조원에서는, 통상, CPU 의 소비 전력은 다음의 2 개입니다.

  • 통상적인 열전력(예를 들어 AMD의 평균 CPU 전력)
  • 최대 열출력(최악의 부하에서 측정)

예를 들어 Pentium 4 2.8GHz는 68.4W의 표준 열전력과 85W의 최대 열전력을 갖추고 있습니다.CPU가 아이돌 상태일 경우 소비되는 열전력은 일반적인 열전력보다 훨씬 적습니다.데이터 시트에는 보통 컴퓨터의 냉각 시스템이 방산하는 데 필요한 CPU에 의해 발생하는 최대 열량인 TDP(Thermal Design Power)가 포함되어 있습니다.Intel과 Advanced Micro Devices (AMD)는 모두 최악의 경우 비합성 워크로드를 실행하면서 열적으로 중요한 기간의 최대 발열량을 TDP로 정의하고 있습니다.따라서 TDP는 프로세서의 실제 최대 전력을 반영하지 않습니다.이것에 의해, 컴퓨터는 기본적으로 모든 애플리케이션을 서멀 엔벨로프를 넘지 않고 처리할 수 있게 됩니다.또한 이론상 최대 전력에 냉각 시스템을 필요로 하지 않습니다(비용은 더 들지만 [3][4]처리 능력에 여유가 있습니다).

많은 애플리케이션에서는 CPU 및 기타 컴포넌트가 아이돌 상태이기 때문에 아이돌 상태의 전력은 시스템 전체의 소비전력에 큰 영향을 미칩니다.CPU가 전원 관리 기능을 사용해 전력 소비를 삭감하면, 메인보드나 칩셋등의 다른 컴퍼넌트가 컴퓨터의 전력의 대부분을 차지합니다.과학 컴퓨팅 등 컴퓨터의 부하가 높은 어플리케이션에서는 와트당 퍼포먼스(에너지 단위당 CPU의 연산 처리량)가 더욱 중요해집니다.

CPU는 일반적으로 컴퓨터에서 소비되는 전력의 상당 부분을 소비합니다.다른 주요 용도로는 그래픽 처리 장치가 포함된 고속 비디오 카드와 전원 장치가 있습니다.노트북에서는 LCD 백라이트도 전체 전력의 상당 부분을 사용합니다.PC가 아이돌 상태일 때 소비전력을 절약하는 기능이 PC에 도입되어 있습니다만, 오늘날 고성능 CPU의 전체적인 소비량은 상당합니다.이는 저전력 디바이스용으로 설계된 CPU의 에너지 소비량이 훨씬 적은 것과는 매우 대조적입니다.

원천

CPU 전력 소비에는 동적 전력 소비, 단락 전력 소비, 트랜지스터 누출 전류에 의한 전력 손실 등 몇 가지 요인이 있습니다.

동적인 소비전력은 CPU 내부의 로직게이트의 액티비티에서 발생합니다.로직 게이트가 토글되면 로직 게이트 내부의 캐패시터가 충전 및 방전될 때 에너지가 흐릅니다.CPU가 소비하는 동적 전력은 CPU 주파수와 CPU [5]전압의 제곱에 거의 비례합니다.

여기서 C는 스위치드 로드 캐패시턴스, f는 주파수, V는 [6]전압입니다.

로직 게이트가 전환되면 내부의 일부 트랜지스터가 상태를 변경할 수 있습니다.이 작업은 한정된 시간이 걸리기 때문에 일부 트랜지스터가 동시에 전도하는 매우 짧은 시간 동안 발생할 수 있습니다.그 후 소스와 접지 사이의 직접 패스에 의해 약간의 단락 전력 손실이 합니다( c \ displaystyle}).이 전력의 크기는 로직 게이트에 따라 달라지며 매크로 수준에서 모델링하는 것은 다소 복잡합니다.

누출 전력( e a \ )에 의한 소비전력은 트랜지스터의 마이크로레벨에서 발생합니다.트랜지스터의 서로 다른 도핑 부분 사이에는 항상 소량의 전류가 흐릅니다.이러한 전류의 크기는 트랜지스터의 상태, 크기, 물리적 특성 및 온도에 따라 달라집니다.누출 전류의 총량은 온도를 높이고 트랜지스터 크기를 줄이기 위해 팽창하는 경향이 있습니다.

동적 소비 전력과 단락 소비 전력은 모두 클럭 주파수에 따라 달라지며 누출 전류는 CPU 공급 전압에 따라 달라집니다.프로그램의 에너지 소비는 볼록한 에너지 동작을 나타내는 것으로 나타났습니다.[7]즉, 수행된 작업에 대해 에너지 소비량이 최소인 최적의 CPU 주파수가 존재하는 것을 의미합니다.

축소

소비전력은 다음과 같은 몇 [citation needed]가지 방법으로 줄일 수 있습니다.

  • 전압 저감 – 듀얼 전압 CPU, 동적 전압 스케일링, 언더볼트 등
  • 주파수 감소 – 언더클럭, 동적 주파수 스케일링 등
  • 캐패시턴스 저감 – 2개의 칩 간의 PCB 트레이스를 교환하는 집적회로가 증가하고 있습니다.단일 집적칩의 2개의 섹션(저k 유전체 등)간의 비교적 낮은 캐패시턴스 온칩 금속 인터커넥트입니다.
  • 클럭 게이트나 글로벌 비동기 로컬 동기 등의 파워게이트 테크놀로지는 각 클럭틱에서 스위칭되는 캐패시턴스를 감소시키는 것으로 간주하거나 칩의 일부 섹션에서 로컬로 클럭 주파수를 감소시키는 것으로 간주할 수 있습니다.
  • 스위칭 액티비티를 줄이기 위한 다양한 기술– CPU 드라이브를 비멀티플렉스 주소 버스, 그레이 코드 [8]어드레싱 등의 버스 부호화 또는 전원 [9]프로토콜 등의 가치 캐시 부호화 등의 오프 칩 데이터 버스로 전환하는 횟수.때로는 활동을 [10]반영하기 위해 위의 방정식에 "활동 계수"(A)를 넣기도 한다.
  • 고주파수를 위해 트랜지스터 밀도를 희생합니다.
  • CPU 프레임워크 내에서의 열전달 영역 레이어('Cristmassing the Gate').
  • 단열 회로, 에너지 회수 로직 등 캐패시터에 저장된 에너지 중 적어도 일부를 (트랜지스터에서 열로 방출하지 않고) 재활용합니다.
  • 머신 코드 최적화 - 공통 컴포넌트를 사용하여 명령 클러스터를 스케줄링하는 컴파일러 최적화를 구현함으로써 응용 프로그램 실행에 사용되는 CPU 소비 전력을 크게 [11]줄일 수 있습니다.

클럭 주파수와 멀티코어 칩 설계

지금까지 프로세서 제조원은 클럭 레이트와 명령 레벨의 병렬화를 일관되게 제공해 왔기 때문에 [12]싱글 스레드 코드는 수정 없이 새로운 프로세서에서 보다 빠르게 실행되었습니다.최근에는 CPU의 소비전력을 관리하기 위해 프로세서 제조사는 멀티코어 칩 설계를 선호하고 있습니다.따라서 이러한 하드웨어를 최대한 활용하려면 멀티스레드 또는 멀티프로세스 방식으로 소프트웨어를 작성해야 합니다.많은 멀티 스레드 개발 패러다임은 오버헤드를 발생시키므로 프로세서 수에 비해 속도가 선형적으로 증가하지는 않습니다.이는 특히 잠금 경합으로 인해 공유 리소스 또는 종속 리소스에 액세스할 때 해당됩니다.이 효과는 프로세서의 수가 증가함에 따라 더욱 두드러집니다.

최근 IBM은 인간 [13]뇌의 분포 특성을 모방하여 컴퓨팅 능력을 보다 효율적으로 분배하는 방법을 모색하고 있습니다.

프로세서의 과열

과열로 인해 프로세서가 손상될 수 있지만 벤더는 슬롯링이나 자동 셧다운 등의 운용상의 안전장치를 통해 프로세서를 보호합니다.코어가 설정된 스로틀 온도를 초과하면 프로세서는 출력을 줄여 안전한 온도 수준을 유지할 수 있습니다.또한 슬롯링 조작을 통해 프로세서가 안전한 작동 온도를 유지할 수 없는 경우에는 영구적인 [14]손상을 방지하기 위해 자동으로 셧다운됩니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Zhang, Yifan; Liu, Yunxin; Zhuang, Li; Liu, Xuanzhe; Zhao, Feng; Li, Qun. Accurate CPU Power Modeling for Multicore Smartphones (Report). Microsoft Research. MSR-TR-2015-9.
  2. ^ Cutress, Ian (2012-04-23). "Undervolting and Overclocking on Ivy Bridge". anandtech.com.
  3. ^ Chin, Mike (2004-06-15). "Athlon 64 for Quiet Power". silentpcreview.com. p. 3. Retrieved 2013-12-21. Thermal Design Power (TDP) should be used for processor thermal solution design targets. The TDP is not the maximum power that the processor can dissipate.
  4. ^ Cunningham, Andrew (2013-01-14). "The technical details behind Intel's 7 Watt Ivy Bridge CPUs". Ars Technica. Retrieved 2013-01-14. In Intel's case, a specified chip's TDP has less to do with the amount of power a chip needs to use (or can use) and more to do with the amount of power the computer's fan and heatsink need to be able to dissipate while the chip is under sustained load. Actual power usage can be higher or (much) lower than TDP, but the figure is intended to give guidance to engineers designing cooling solutions for their products.
  5. ^ "Enhanced Intel SpeedStep Technology for the Intel Pentium M Processor (White Paper)" (PDF). Intel Corporation. March 2004. Archived (PDF) from the original on 2015-08-12. Retrieved 2013-12-21.
  6. ^ Jan M. Rabaey; 마수드 페드람; 편집자."저전력 설계 방법론", 2012. 페이지 133.
  7. ^ De Vogeleer, Karel; Memmi, Gerard; Jouvelot, Pierre; Coelho, Fabien (2013-09-09). "The Energy/Frequency Convexity Rule: Modeling and Experimental Validation on Mobile Devices". arXiv:1401.4655 [cs.OH].
  8. ^ Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994). Low Power Architecture Design and Compilation Techniques for High-Performance Processors (PDF) (Report). Advanced Computer Architecture Laboratory. ACAL-TR-94-01.
  9. ^ Basu, K.; Choudhary, A.; Pisharath, J.; Kandemir, M. (2002). Power Protocol: Reducing Power Dissipation on Off-Chip Data Buses (PDF). Proceedings of the 35th Annual International Symposium on Microarchitecture (MICRO). pp. 345–355. CiteSeerX 10.1.1.115.9946. doi:10.1109/MICRO.2002.1176262. ISBN 978-0-7695-1859-6.
  10. ^ K. Moiseev, A. Kolodny and S. Wimer. "Timing-aware power-optimal ordering of signals". ACM Transactions on Design Automation of Electronic Systems, Volume 13 Issue 4, September 2008.
  11. ^ Al-Khatib, Zaid; Abdi, Samar (2015-04-13). Operand-Value-Based Modeling of Dynamic Energy Consumption of Soft Processors in FPGA. Applied Reconfigurable Computing. Lecture Notes in Computer Science. Vol. 9040. Springer, Cham. pp. 65–76. doi:10.1007/978-3-319-16214-0_6. ISBN 978-3-319-16213-3.
  12. ^ Sutter, Herb (2005). "The Free Lunch Is Over: A Fundamental Turn Toward Concurrency in Software". Dr. Dobb's Journal. 30 (3).
  13. ^ Johnson, R. Colin (2011-08-18). "IBM demos cognitive computer chips". EE Times. Retrieved 2011-10-01.
  14. ^ "Frequently Asked Questions About Temperature for Intel® Processors".

추가 정보

외부 링크