휴대선택첨가기

전자공학에서 휴대 선택형 애더(carrier-selected adder)는 특별히 애더( $(n+1)$ )를 구현하는 방법이며 $(n+1)$ $n$ 는 2개의n {\ $displaystyle$ $n}$ -bit 숫자의 (n + $(n+1)$ 1 $(n+1)$ ){\ $displaystyle$ (n $n$ +1)} -bit $(n+1)$ 합을 계산하는 논리 요소다. 휴대 선택 부속품은 게이트 레벨 깊이가 $O({\sqrt {n}})$ ( $){\displaystyle$ O $({\sqrt{n}}}}$ 인 단순하지만 다소 빠르다 $O({\sqrt {n}})$

건설

운반 선택 부속품은 일반적으로 리플 캐리 애더더와 멀티플렉서로 구성된다. 2개의 n-비트 번호를 휴대 선택 애더더와 함께 추가하는 것은 2개의 추가자(따라서 2개의 리플 캐리 애더더)로 이루어지며, 한 번은 휴대품이 0이라고 가정하고 다른 한 번은 1로 가정하여 계산을 수행한다. 두 결과를 계산한 후, 정확한 반입이 알려지면 멀티플렉서와 함께 정확한 합계뿐만 아니라 정확한 반출도 선택된다.

각 반송 선택 블록의 비트 수는 균일하거나 가변적일 수 있다. 균일한 경우, $⌋{\displaystyle \lfloor{\sqrt{n}\rfloor }$ 의 블록 크기에 대해 최적의 지연이 발생한다 $\lfloor {\sqrt {n}}\rfloor$ 변수인 경우, 블록 크기는 추가 입력 A와 B에서 수행에 이르는 멀티플렉서 체인의 그것과 동일한 지연을 가져야 한다. $O({\sqrt {n}})$ ( $O({\sqrt {n}})$ ) ${\displaystyle O({\sqrt{n}})$ 지연은 $O({\sqrt {n}})$ 동일한 크기에서 파생되며, 여기서 블록당 이상적인 전체 애드더 요소 수는 추가되는 비트 수의 제곱근과 동일하므로 MUX 지연 수가 동일하기 때문이다.

기본 빌딩 블록

위는 운반선 선택 부재의 기본 건물 블록이며, 여기서 블록 크기는 4이다. 두 개의 4비트 리플 캐리 애더더가 함께 멀티플렉싱되며, 여기서 결과 캐리와 총 비트는 캐리어 인에 의해 선택된다. 리플 캐리 애더 한 개는 0으로 가정하고 다른 한 개는 1로 가정하기 때문에 실제 이월 작업을 통해 올바른 가정을 한 래더를 선택하면 원하는 결과가 나온다.

균일 사이즈 애더

이들 블록 중 3개 블록과 4비트 리플리캐리 애더로 블록 크기가 균일한 16비트 캐리 선택 애더드를 만들 수 있다. 계산 초기에는 반입이 알려져 있으므로 처음 4비트에 대해서는 운반 선택 블록이 필요하지 않다. 이 부속물의 지연은 4번의 완전 지연과 3번의 MUX 지연이 될 것이다.

가변 사이즈 애더

크기가 가변적인 16비트 이동 선택 추가도 비슷하게 만들 수 있다. 여기 블록 크기가 2-2-3-4-5인 애드더를 보여 준다. 이 헤어짐은 전체 접합 지연이 가능성이 낮은 MUX 지연과 동일할 때 이상적이다. 총 지연은 2번의 완전 지연과 4번의 mux 지연이다. 우리는 두 개의 운반 체인을 통해 지연되고 이전 단계의 운반 지연이 동일하게 되도록 노력한다.

조건부 합계첨가기

조건부 합계 첨가는 운반 선택 첨가에 기초한 재귀 구조물이다. 조건부 합 추가기에서, MUX 레벨은 그 자체가 조건부 합 추가물로 구축된 두 개의 n/2비트 입력 중에서 선택한다. 트리의 하단 레벨은 2비트 애더더(반쪽 애더더 및 전체 애더더 3개) 쌍과 2개의 단일 비트 멀티플렉서로 구성된다.

조건부 합계는 중간 운반 출력의 매우 큰 팬 아웃에 시달린다. 팬 아웃은 마지막 레벨에서 n/2만큼 높을 수 있으며, $c_{n/2-1}$ 서 c $c_{n/2-1}$ $s_{n/2}$ $c_{n/2-1}$ / $c_{n/2-1}$ - 1 ${\$ $c_$ {n $/2}}$ 에서 모든 멀티플렉서를 s $s_{n-1}$ $s_{n/2}$ / 2 {\ $displaysty$ s_ ${n/2$ }}에서 $s_{n-1}$ - 1 ${\$ 로 $s_{{n/2}}$ 구동한다 $c_{{n/2-1}}$ $s_{n-1}$

다른 부속 구조와 결합

휴대 선택형 애더 설계는 휴대 룩헤드 애더 구조로 보완하여 MUX 입력을 생성함으로써 병렬 접두사 애더더로서 훨씬 더 큰 성능을 얻을 수 있으며 면적을 잠재적으로 줄일 수 있다.

코게-스톤 부록 기사에 그 예가 나와 있다.

추가 읽기

Savard, John J. G. (2018) [2006]. "Advanced Arithmetic Techniques". quadibloc. Archived from the original on 2018-07-03. Retrieved 2018-07-16.

Search