칩킬
ChipkillChipkill은 단일 메모리 칩 장애뿐만 아니라 단일 메모리 [1][2]칩의 모든 부분에서 발생하는 멀티비트 오류로부터 컴퓨터 메모리 시스템을 보호하는 고급 오류 검사 및 수정(ECC) 컴퓨터 메모리 기술의 한 형태에 대한 IBM의 상표입니다.이 기능을 수행하기 위한 간단한 스킴은 해밍 코드 ECC 워드의 비트를 여러 메모리칩에 분산시켜 단일 메모리칩의 장애가 워드당 하나의 ECC 비트에만 영향을 미치도록 합니다.이것에 의해, 1개의 칩이 완전하게 장해가 발생해도, 메모리 컨텐츠를 재구축 할 수 있습니다.일반적인 실장에서는 BCH 코드 등 오버헤드를 줄이고 여러 비트를 수정할 수 있는 고급 코드를 사용합니다.
칩킬은 동적 비트스티어링과 자주 결합되기 때문에 칩에 장애가 발생했을 경우(또는 비트오류 임계값을 초과했을 경우), 장애가 발생한 칩을 교체하기 위해 다른 예비 메모리칩이 사용됩니다.이 개념은 디스크 장애로부터 보호하는 RAID의 개념과 유사하지만, 현재는 개별 메모리 칩에 적용되고 있습니다.이 기술은 1990년대 초중반 IBM Corporation에 의해 개발되었다.RAS의 중요한 기능인 Chipkill 테크놀로지는 주로 SSD, 메인프레임 및 미드레인지 서버에 도입됩니다.
Sun Microsystems의 동등한 시스템은 Extended ECC라고 불리며 HP의 동등한 시스템은 Advanced[3] ECC 및 Chipspare라고 불립니다.Lockstep 메모리라고 불리는 인텔의 유사한 시스템은 DDDC([4]Double Device Data Correction (Double Device Data Correction : DDDC )독립 NAND(RAIN)의 다중 어레이라고 불리는 Micron과 RAISE 레벨 2라고 불리는 SandForce의 유사한 시스템은 SSD에 저장된 데이터를 단일 NAND 플래시 칩의 [5][6]불량으로부터 보호합니다.
Google 데이터[7] 센터의 데이터를 사용한 2009년 논문은 관찰된 Google 시스템에서 DRAM 오류가 동일한 위치에서 재발하고 DIMM의 8%가 매년 영향을 받는다는 증거를 제시했습니다.구체적으로는 "85% 이상의 사례에서 수정 가능한 오류가 같은 달에 적어도 1개 이상의 수정 가능한 오류가 뒤따른다."칩킬 에러 수정 기능이 있는 DIMM 에서는, 싱글 비트 에러만 수정 가능한 에러 수정 코드가 있는 DIMM 에 비해, 수정할 수 없는 에러를 보고하는 DIMM 의 비율이 낮아졌습니다.또한 로체스터 대학의 2010년 논문은 칩킬 메모리가 실제 메모리 추적과 [8]시뮬레이션을 모두 사용하여 메모리 오류를 상당히 낮췄다는 것을 보여주었습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ Timothy J. Dell (1997-11-19). "A White Paper on the Benefits of Chipkill-Correct ECC for PC Server Main Memory" (PDF). IBM. Archived from the original (PDF) on 2015-09-23. Retrieved 2015-02-02.
- ^ "Enhancing IBM Netfinity Server Reliability: IBM Chipkill Memory" (PDF). IBM. 2000. Archived from the original (PDF) on 2015-09-23. Retrieved 2015-02-02.
- ^ "Best Practice Guidelines for ProLiant Servers with the Intel Xeon 5500 processor series Engineering Whitepaper, 1st Edition" (PDF). HP. May 2009. p. 8. Retrieved 2014-09-09.
- ^ Thomas Willhalm (2014-07-11). "Independent Channel vs. Lockstep Mode – Drive your Memory Faster or Safer". Intel. Retrieved 2015-02-02.
- ^ 리 허친슨입니다"Solid-State Revolution: SSD의 실제 작동 방식에 대한 심층적인 설명." 2012.
- ^ 에릭 슬랙"신뢰성이 높은 SSD를 만드는 방법 - 신뢰성 높은 NAND 플래시"
- ^ Schroeder, Bianca; Pinheiro, Eduardo; Weber, Wolf-Dietrich (2009). "DRAM errors in the wild: a large-scale field study" (PDF). Proceedings of the Eleventh International Joint Conference on Measurement and Modeling of Computer Systems. SIGMETRICS '09. ACM: 193–204. doi:10.1145/1555349.1555372. Retrieved 7 September 2011.
- ^ Li, Xin; Huang, Michael; Shen, Kai; Lingkun, Chu (2010). ""A Realistic Evaluation of Memory Hardware Errors and Software System Susceptibility". Usenix Annual Tech Conference 2010" (PDF).
외부 링크
- 인텔 E7500 칩셋 MCH Intelx4 Single Device Data Correction (x4 SDDC) 구현 및 검증, 인텔 애플리케이션 노트 AP-726, 2002년 8월
- DRAM 조사, 오류에 대한 가정 뒤집기, Ars Technica, 2009년 10월 7일
- Dell PowerEdge 서버에서의 메모리 신뢰성, 가용성 및 보수성 기능 활성화, 2005
- Chipkill의 올바른 메모리 아키텍처, 2000년 8월 (David Locklear)
- The Mathematic of Chipkill ECC, 2015년 10월, Bob Day 지음