제어/상태 레지스터

Control/Status Register

CSR(Control and Status Register)는 많은 중앙 처리 장치에 있는 레지스터로, 기계로부터 받은 명령에 대한 정보를 저장 장치로 사용합니다.이 디바이스는 일반적으로 CPU의[1] 레지스터 주소 0 또는1에 배치되어 플래그의 비교(carry, overflow 및 제로)를 사용하여 전자 [2][3][4]의사결정 흐름과 관련된 다양한 if-then 명령을 결정하는 개념으로 동작합니다.

레퍼런스

  1. ^ http://www.pa.msu.edu/hep/d0/ftp/l1/framework/hardware/general/fpga_registers.txt[베어 URL 플레인텍스트 파일]
  2. ^ "Control and Status Register". TheFreeDictionary.com. Retrieved 2020-08-01.
  3. ^ https://docs.google.com/gview?a=v&q=cache:_L5LZzjO5ZgJ:web.mit.edu/course/6/6.375/install/Bluespec-2009.03.beta1/training/BSV/tutorials/configbus/tutorial-configbus.pdf+%22Control+Status+Register%22+definition+site:mit.edu&hl=en&gl=in&pid=bl&srcid=ADGEESjgQrPdjrcxGxMRwAUpYkGqpnzO-dW2KV0XQKInHE1nz5IOkux9SvmzcY-aBEobiuBQ4hyXTruwteZKXU9PMe69QZCIOVlxCzrx6zMPojKlxCQ1R7eWGBGZnsqnPyWTZd16oOA&sig=AFQJCNFFTbYfichVSKZ5QT7D5Dz7mg
  4. ^ http://web.mit.edu/course/6/6.375/install/Bluespec-2009.03.beta1/training/BSV/tutorials/configbus/tutorial-configbus.pdf[데드링크]