설계 규칙 확인

Design rule checking

전자설계자동화에서 설계규칙은 회로기판, 반도체디바이스 및 집적회로(IC)디자이너에게 부과되는 기하학적 구속조건으로 설계가 적절하고 신뢰성 있게 기능하며 허용수율로 생산될 수 있도록 한다.생산 설계 규칙은 프로세스 엔지니어가 설계 의도를 실현하는 프로세스의 능력을 바탕으로 개발됩니다.설계자가 설계 규칙(DRC)을 위반하지 않도록 하기 위해 전자 설계 자동화가 광범위하게 사용됩니다.DRC는 설계에 대한 물리적 검증 사인오프 시 중요한 단계이며 LVS(레이아웃 대 개략도) 체크, XOR 체크, ERC(전자 규칙 체크) 및 안테나 체크도 포함됩니다.설계 규칙과 DRC의 중요성은 마이크로 또는 나노 스케일 기하학적 구조를 가진 IC에 가장 큽니다. 고급 공정의 경우 일부 팹은 수율을 개선하기 위해 더 제한된 규칙을 사용해야 한다고 주장하기도 합니다.

설계 규칙

기본적인 DRC 체크 - 폭, 간격 및 인클로저

설계 규칙은 설계자가 마스크 세트의 정확성을 검증할 수 있도록 반도체 제조업체에서 제공하는 일련의 매개 변수입니다.설계 규칙은 특정 반도체 제조 프로세스에 고유합니다.설계규칙 세트는 반도체 제조공정의 가변성을 고려하여 부품의 대부분이 올바르게 동작하도록 충분한 마진을 확보하기 위해 일정한 기하학적 및 접속성 제한을 규정한다.

가장 기본적인 설계 규칙은 오른쪽 다이어그램에 나와 있습니다.첫 번째 규칙은 단일 계층 규칙입니다.너비 규칙은 설계에 있는 모든 형상의 최소 너비를 지정합니다.간격 규칙은 인접한 두 객체 간의 최소 거리를 지정합니다.이러한 규칙은 반도체 제조 프로세스의 각 층에 대해 존재하며, 가장 낮은 층은 가장 작은 규칙(일반적으로 2007년 기준 100nm)을 가지며, 가장 높은 금속 층은 더 큰 규칙(아마도 2007년 기준 400nm)을 가진다.

2층 규칙은 2층 사이에 존재해야 하는 관계를 지정합니다.예를 들어, 인클로저 규칙에서는 컨택트나 비어 등 한 가지 유형의 물체를 금속 층으로 추가 여백으로 덮어야 한다고 지정할 수 있습니다.2007년 현재 일반적인 값은 약 10 nm입니다.

여기에 설명되지 않은 다른 많은 규칙 유형이 있습니다.최소 면적 규칙은 이름 그대로입니다.안테나 규칙은 네트워크 각 레이어의 영역 비율을 체크하여 중간 레이어가 식각되었을 때 문제가 발생할 수 있는 구성을 확인하는 복잡한 규칙입니다.다른 많은 규칙이 존재하며 반도체 제조업체가 제공한 문서에 자세히 설명되어 있습니다.

학술적 설계 규칙은 종종 확장 가능한 매개변수인 θ로 지정되므로 설계 내의 모든 기하학적 허용오차는 θ의 정수배수로 정의될 수 있다.이것에 의해, 기존의 칩 레이아웃을 새로운 프로세스로 간단하게 이행할 수 있습니다.산업 규칙은 보다 고도로 최적화되어 거의 균일한 확장만 가능합니다.설계 규칙 집합은 반도체 프로세스의 [citation needed]후속 세대마다 점점 더 복잡해지고 있습니다.

소프트웨어

설계 규칙 확인(DRC)의 주요 목적은 설계에 대한 높은 전체 수율과 신뢰성을 달성하는 것입니다.설계 규칙을 위반하면 설계가 작동하지 않을 수 있습니다.DRC는 금형 수율 향상이라는 이 목표를 달성하기 위해 단순한 측정 및 부울 검사에서 기존 기능을 수정하고 새로운 기능을 삽입하며 전체 설계에서 레이어 밀도 등의 프로세스 한계를 확인하는 보다 복잡한 규칙으로 발전했습니다.완성된 레이아웃은 설계의 기하학적 표현뿐만 아니라 설계 제작을 지원하는 데이터로 구성됩니다.설계규칙 체크는 설계가 올바르게 동작하는 것을 검증하지 않지만 구조가 특정 설계유형 및 프로세스 테크놀로지에 대한 프로세스 제약조건을 충족하는지 검증하기 위해 구성됩니다.

DRC 소프트웨어는 보통 GDSII 표준 포맷의 레이아웃과 제조용으로 선택된 반도체 프로세스에 고유한 규칙 목록을 입력으로 받아들입니다.설계자가 수정 여부를 선택할 수 있는 설계 규칙 위반에 대한 보고서를 작성합니다.성능 및 컴포넌트 밀도를 높이기 위해 신중하게 "신축"하거나 특정 설계 규칙을 포기하는 것이 종종 사용됩니다.

DRC 제품은 DRC에서 수행해야 하는 작업을 설명하는 규칙을 언어로 정의합니다.예를 들어 Mentor Graphics는 DRC 규칙 파일에서 표준 검증 규칙 형식(SVRF) 언어를 사용하고 Magma Design Automation은 TCL 기반 언어를 사용합니다.특정 프로세스의 규칙 집합을 런 세트, 규칙 데크 또는 단순한 데크라고 합니다.

DRC는 계산적으로 매우 부하가 높은 작업입니다.통상, DRC 체크는 ASIC의 각 서브섹션에서 실행되어 상위 레벨에서 검출되는 에러수를 최소한으로 억제합니다.1개의 CPU로 동작하고 있는 경우, 최신 설계의 설계 규칙 체크 결과를 얻을 때까지 최대 1주일을 기다려야 하는 경우가 있습니다.대부분의 설계회사에서는 설계완료 전에 DRC를 여러 번 실행할 가능성이 높기 때문에 합리적인 사이클 타임을 달성하기 위해 DRC를 하루 이내에 실행할 것을 요구하고 있습니다.현재의 처리 능력으로, 칩의 복잡성과 크기에 따라서는, 풀 칩 DRC는 1시간 이내에 동작할 수 있습니다.

IC 설계에서의 DRC의 예는 다음과 같습니다.

  • 액티브-액티브 간격
  • 웰 투 웰 간격
  • 트랜지스터의 최소 채널 길이
  • 최소 금속 폭
  • 금속 대 금속 간격
  • 금속 충전 밀도(CMP를 사용하는 프로세스용)
  • 폴리 밀도
  • ESD 및 I/O 규칙
  • 안테나 효과

상업의

EDA의 DRC 영역의 주요 제품은 다음과 같습니다.

무료 소프트웨어

레퍼런스

  1. ^ "Static Free Software Home Page". www.staticfreesoft.com. Retrieved 2022-07-02.
  2. ^ "KLayout Layout Viewer And Editor". klayout.de. Retrieved 2022-07-02.
  3. ^ "Magic VLSI". opencircuitdesign.com. Retrieved 2022-07-02.
  • Lavagno, Martin 및 Scheffer의 집적회로를 위한 전자 설계 자동화 핸드북, ISBN 0-8493-3096-3 위의 요약 중 어느 부분이 도출되었는지에 대한 현장 조사.