직접 디지털 합성

DDS(Direct Digital Synthiser)는 단일 고정 주파수 기준 클럭에서 임의 파형을 생성하는 데 사용되는 주파수 합성기에 의해 사용되는 방법이다.DDS는 신호 생성, 통신 시스템의 국소 발진기, 기능 발생기, 믹서, 변조기,^[1] 음향 신디사이저와 같은 애플리케이션과 디지털 위상 잠금 루프의 일부로 사용된다.^[2]

개요

그림 1 - 디지털 직접 합성기 블록 다이어그램

기본 Direct Digital Synthetizer는 그림 1과 같이 주파수 기준(흔히 크리스털 또는 SAW 오실레이터), 숫자 제어 오실레이터(NCO), 디지털-아날로그 컨버터(DAC)로 구성된다.

기준 오실레이터는 시스템에 안정된 타임베이스를 제공하고 DDS의 주파수 정확도를 결정한다.주파수 제어 레지스터에 포함된 디지털 워드에 의해 주기가 제어되는 원하는 출력 파형(종종 사인파)의 이산 시간 정량화된 버전을 출력 시 생성하는 NCO에 시계를 제공한다.샘플링된 디지털 파형은 DAC에 의해 아날로그 파형으로 변환된다.출력 재구성 필터는 아날로그 변환 프로세스에 내재된 제로오더 홀드에 의해 생성된 스펙트럼 복제본을 거부한다.

퍼포먼스

DDS는 아날로그 상대인 위상 잠금 루프(PL)에 비해 훨씬 향상된 주파수 민첩성, 개선된 위상 노이즈, 주파수 전환에 걸친 출력 위상의 정밀 제어 등 많은 장점을 가지고 있다.단점으로는 NCO의 잘림 효과로 인한 허위 반응, 높은 순서 (>1) 나이키스트 영상에 의한 교차 스퍼, 디지털-아날로그 컨버터로 인한 큰 주파수 오프셋에서의 높은 노이즈 플로어가 있다.^[6]

DDS는 샘플링된 시스템이기 때문에 출력 주파수 F에서_out 원하는 파형 외에 나이키스트 영상도 생성된다(기본 영상은 F-F_clk_out, 여기서 F는_clk 기준 클럭 주파수임).이러한 원치 않는 영상을 거부하기 위해 DDS는 일반적으로 그림 1과 같이 아날로그 재구성 저역 통과 필터와 함께 사용된다.^[7]

주파수 민첩성

DDS의 출력 주파수는 주파수 제어 레지스터(FCR)에 저장된 값에 의해 결정되며(그림 1 참조), 이는 다시 NCO의 위상 축전조 스텝 크기를 제어한다.NCO는 이산 시간 영역에서 작동하기 때문에 FCR에 저장된 값의 변화와 동시에 클럭 에지에서 즉시 주파수를 변경한다.DDS 출력 주파수 안착 시간은 주로 재구성 필터의 위상 응답에 의해 결정된다.선형 시스템은 입력에 존재하지 않는 주파수를 생성할 수 없기 때문에 선형 위상 응답(출력이 단순히 입력 신호의 지연된 버전임을 의미)이 있는 이상적인 재구성 필터는 출력에서 즉각적인 주파수 응답을 허용한다.^[8]

위상 노이즈 및 지터

DDS의 우수한 근접 단계 소음 성능은 피드-포워드 시스템이라는 사실에서 비롯된다.기존의 PLL(Phase Locked Loop)에서는 피드백 경로의 주파수 분할기가 기준 오실레이터의 위상 노이즈를 곱하는 작용을 하며, PL 루프 대역폭 내에서 이 과도한 노이즈를 VCO 출력에 인상시킨다.반면 DDS는 출력이 클럭의 부분 분할에 의해 유도되기 때문에 기준 $f_{clk}/f_{o}$ 클럭 위상 노이즈를 비율 $f_{clk}/f_{o}$ c l $f_{clk}/f_{o}$ / $f_{clk}/f_{o}$ $f_{clk}/f_{o}$ ${\$ 만큼 감소시킨다.참조 클럭 지터는 출력으로 직접 변환되지만, 이 지터는 출력 주기의 작은 백분율(위 비율에 의해)이다.최대 출력 주파수는 $f_{clk}/2$ c $f_{clk}/2$ $f_{clk}/2$ / 2 ${\displaystyle f_{clk}/2}($ 으 $f_{clk}/2$ 로 제한되므로, 근접 오프셋에서 출력 위상 노이즈는 항상 기준 클럭 위상 노이즈보다 6dB 이상 낮다.^[6]

캐리어에서 멀리 떨어진 오프셋에서 DDS의 위상 잡음 플로어는 DAC 정량화 노이즈 플로어와 기준 클럭 위상 노이즈 플로어의 전력 합계에 의해 결정된다.

참고 항목

참조

^ "DDS Controls Waveforms in Test, Measurement, and Communications". Analog Devices Corporation.
^ Paul Kern (July 2007). "Direct digital synthesis enables digital PLLs" (PDF). RFDesign.
^ "Numerically Controlled Oscillator". Lattice Semiconductor Corporation. 2009.
^ Jane Radatz, 1997년 뉴욕 IEEE 표준 사무소의 IEEE 표준 용어 사전
^ 일부 저자는 DDS와 NCO라는 용어를 서로 바꾸어 사용하는 반면,^[3] 관례상 NCO는 DDS의^[4] 디지털(즉, 이산 진폭) 부분을 가리킨다.
^ ^a ^b "Single-Chip Direct Digital Synthesis vs. the Analog PLL". Analog Devices Corporation.
^ Kroupa, Veslava F, Direct Digital Frequency Synthetizer, IEEE Press, 1999, ISBN 0-7803-3438-8
^ Chen, C.T. (1970). Introduction to Linear System Theory. Holt, Rinehart and Winston, Inc. ISBN 978-0-03-077155-2.

외부 링크 및 추가 읽기

디지털 신호 합성에 대한 자습서(Analog Devices에서)
L. Cordesses, "직접 디지털 합성: 주기적 파동 발생을 위한 도구 (Part 1)" IEEE 신호 처리 매거진, DSP 팁 & 트릭 칼럼, 페이지 50–54, Vol. 21, 2004년 7월 4일.
L. Cordesses, Direct Digital Composition: 주기적 파동 생성을 위한 도구 (Part 2) IEEE 신호 처리 매거진, DSP 팁 & 트릭 칼럼, 페이지 110–117, Vol. 21, No. 5. 2004.
Jouko Vankka & Kari A.I. Halonen (2010). Direct Digital Synthesizers: Theory, Design and Applications. The Kluwer international series in Engineering and Computer Science. Boston, MA: Kluwer Academic Publishers. ISBN 978-1-4419-4895-3.

[AD_app-1] "DDS Controls Waveforms in Test, Measurement, and Communications". Analog Devices Corporation.

[RFDesign_July_2007-2] Paul Kern (July 2007). "Direct digital synthesis enables digital PLLs" (PDF). RFDesign.

[latticeSC-3] "Numerically Controlled Oscillator". Lattice Semiconductor Corporation. 2009.

[4] Jane Radatz, 1997년 뉴욕 IEEE 표준 사무소의 IEEE 표준 용어 사전

[5] 일부 저자는 DDS와 NCO라는 용어를 서로 바꾸어 사용하는 반면,^[3] 관례상 NCO는 DDS의^[4] 디지털(즉, 이산 진폭) 부분을 가리킨다.

[AD_DDSvPLL-6] "Single-Chip Direct Digital Synthesis vs. the Analog PLL". Analog Devices Corporation.

[7] Kroupa, Veslava F, Direct Digital Frequency Synthetizer, IEEE Press, 1999, ISBN 0-7803-3438-8

[Chen-8] Chen, C.T. (1970). Introduction to Linear System Theory. Holt, Rinehart and Winston, Inc. ISBN 978-0-03-077155-2.

[1]

[2]

[6]

[7]

[8]

[3]

[4]

Search