숫자로 제어되는 발진동기

수치 제어 오실레이터(NCO)는 디지털 신호 발생기로서 파형의 동기식(즉, 클럭 처리됨), 이산 시간, 이산 값 표현을 생성하며, 일반적으로 사인파(syncoidal)이다.^[1]NCO는 출력에 디지털-아날로그 컨버터(DAC)와 연계해 직접 디지털 신시사이저(DDS)를 만드는 경우가 많다.^[3]

숫자로 제어되는 오실레이터는 민첩성, 정확성, 안정성 및 신뢰성 측면에서 다른 유형의 오실레이터에 비해 몇 가지 장점을 제공한다.^[2]NCO는 3G 무선 및 소프트웨어 무선 시스템에 사용되는 디지털 업/다운 변환기, 디지털 위상 잠금 루프, 레이더 시스템, 광학 또는 음향 전송용 드라이버, 다단계 FSK/PSK 변조기/변조기 등 많은 통신 시스템에 사용된다.^[2]

작전

NCO는 일반적으로 다음 두 부분으로 구성된다.

각 클럭 샘플에서 주파수 제어 값을 출력에서 유지되는 값에 추가하는 위상 누적기(PA).
위상 축전지의 출력 워드(위상 워드)를 일반적으로 파형 조회 테이블(LUT)에 인덱스로 사용하여 해당하는 진폭 샘플을 제공하는 위상 대 진폭 변환기(PAC).때때로 보다 나은 정확도를 제공하고 위상 오류 노이즈를 줄이기 위해 검색 표와 함께 보간법을 사용한다.특히 소프트웨어 NCO에서 파워 시리즈와 같은 수학적 알고리즘을 포함하여 위상을 진폭으로 변환하는 다른 방법을 사용할 수 있다.

그림 1: 2차 출력 옵션의 숫자 제어 오실레이터

클럭을 실행하면 위상 축전지(PA)는 위상 대 진폭 변환기(PAC)에 의해 샘플링된 사인파(Sinusoid)로 변환되는 modulo-2^N 톱토스 파형을 생성하며, 여기서 N은 위상 축전지에서 전달되는 비트 수입니다.N은 NCO 주파수 분해능을 설정하며 일반적으로 PAC 조회 테이블의 메모리 공간을 정의하는 비트 수보다 훨씬 크다.PAC 용량이 2인^M 경우 PA 출력 워드는 그림 1과 같이 M 비트로 잘라야 한다.그러나 잘린 비트는 보간술에 사용할 수 있다.위상 출력 워드의 잘림은 주파수 정확도에 영향을 미치지 않지만 가짜 제품의 주요 출처인 시간 변동 주기 위상 오류를 발생시킨다.또 다른 가짜 제품 생성 메커니즘은 PAC 출력(암페어) 워드의 유한한 워드 길이 효과다.^[4]

클록 주파수에 상대적인 주파수 정확도는 위상 계산에 사용되는 산술의 정밀도에 의해서만 제한된다.^[4]NCO는 위상 및 주파수 아지일이며, 해당 노드에서 합계에 의해 위상 변조 또는 주파수 변조 출력을 생성하도록 사소한 수정이나 그림에 나타낸 것과 같은 2차 출력을 제공할 수 있다.

위상 축전지

이진상 축전지는 그림 1과 같이 구성된 N-비트 이진 추가기와 레지스터로 구성된다.^[5]각 클럭 사이클은 주어진 출력 주파수에 대해 일정한 주파수 제어 워드(FCW)로 요약된 레지스터에서 얻은 이전 출력으로 구성된 새로운 N비트 출력을 생성한다.결과 출력 파형은 FCW의 정수 $\Delta F$ 값인 스텝 크기 $\Delta F$ F {\ $displaystyle \Delta F}$ 의 계단이다.^[6]일부 구성에서 위상 출력은 레지스터 출력에서 얻어지며, 이 출력에서는 하나의 클럭 사이클 지연 시간이 도입되지만 애더기가 더 높은 클럭 속도로 작동할 수 있다.^[2]

그림 2: 정규화된 위상 축전지 출력

첨자는 피연산자의 절대값 합계가 용량(2-1^N)을 초과할 때 오버플로되도록 설계되었다.오버플로 비트는 폐기되므로 출력 워드 너비는 항상 입력 워드 너비와 동일하다.잔차라 $\phi _{n}$ 불리는 나머지 ${\$ 는 레지스터에 저장되고 주기가 반복되는데, 이번에는 $\phi _{n}$ ${\$ 부터 시작한다( $\phi _{n}$ 그림 2 참조).^[5]위상 축열조는 유한 상태 기계이므로, 결국 일부 표본 K의 잔차는 초기 값 $\phi _{0}$ ${\$ 으로 돌아가야 한다 $\phi _{0}$ 간격 K는 다음과 같이 주어지는 GRR(Grand Repeat Rate)이라고 한다.

{\mbox{GRR}}={\frac {2^{N}}{{\mbox{GCD}}(\Delta F,2^{N}}}})

여기서 GCD는 가장 큰 공통점 함수다.GRR은 고해상도 NCO의 경우 매우 길 수 있는 주어진 $\Delta F$ $\Delta F$ $\Delta F$ $\Delta F$ 에 대한 실제 주기성을 나타낸다.^[5]일반적으로 우리는 평균^[6] 오버플로 속도에 의해 결정되는 작동 빈도에 더 관심이 있다.

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

t

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

=

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

2

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

c

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

o

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

{\

F

}{2^{N}}F_{clock

}(

F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}

1)

주파수에서 가능한 최소 증분 변화로 정의되는 주파수 분해능은 다음과^[6] 같다.

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

= F

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

F_{res}={\frac {F_{clock}}{2^{N}}}

{\

2)

식 (1)은 위상 축전지를 분할 비율 $\Delta F/2^{N}$ F $\Delta F/2^{N}$ / 2 $\Delta F/2^{N}$ 의 프로그래밍 가능한 비정수 주파수 분할기로 생각할 수 있음을 보여준다. $\Delta F/2^{N}$ ^[4] $\Delta F/2^{N}.$

위상 대 진폭 변환기

위상-진도 변환기는 PA로부터 수신된 잘린 위상 출력 워드에서 샘플 도메인 파형을 생성한다.PAC는 일반적으로 사인파인 원하는 출력 파형의 연속 샘플 2개를^M 포함하는 단순한 읽기 전용 메모리일 수 있다.그러나, 필요한 메모리 양을 줄이기 위해 다양한 속임수를 사용하는 경우가 많다.여기에는 다양한 삼각 팽창,^[7] 삼각 근사치^[5] 및 사인파이가 나타내는 4각 대칭을 이용하는 방법이 포함된다.^[8]또는 PAC는 임의 파형 발생기를 생성하기 위해 원하는 대로 채울 수 있는 임의 액세스 메모리로 구성될 수 있다.

스퓨리어스 제품

가짜 제품은 신호 처리 체인의 비선형 수치 효과로 인한 출력 파형 생성 시 고조파 또는 비 고조파 왜곡의 결과물이다.여기서는 숫자 오류만 다룬다.디지털-아날로그 컨버터에서 생성된 기타 왜곡 메커니즘은 직접 디지털 신디사이저 문서에서 해당 섹션을 참조하십시오.

단계 잘라내기 스퍼

NCO(N)의 위상 축적기 비트 수는 대개 16에서 64 사이에 있다.PA 출력 단어가 PAC 조회 테이블을 인덱싱하는 데 직접 사용된 경우, ROM의 저장 용량이 엄청나게 필요할 것이다.따라서 PA 출력 단어는 적절한 메모리 공간에 걸쳐서 잘려야 한다.위상 단어가 잘리면 잘린 비트 수에 비례하여 비조화적 왜곡이 발생하는 출력 사인파(symoid)의 위상 변조가 발생한다.이러한 왜곡에 의해 생성된 가짜 제품의 수는 다음과 같다.

{\displaystyle n_{

W}={\frac {2^{

W}{{{\mbox{GCD}}(\Delta F,2^{W})}}-1}(

3)

여기서 W는 잘린 비트 수입니다.

가짜가 없는 동적 범위를 계산할 때, 우리는 다음과 같이 주어지는 반송파 출력 수준에 상대적인 가장 큰 진폭을 가진 가짜 제품에 관심이 있다.

\jeta _{max}=2^{-M}{\frac {\pi{\mbox{GCD}}{\pi \cdot 2^{-P}{\mbox{GCD}}}}\Delta F,2^{W}\rig}\right)}}

여기서 P는 위상 대 위상 변환기 룩업 테이블의 크기(비트 단위), 즉 그림 1의 M이다.W >4의 경우,

{\dbox{dBc}에 대한 디스플레이 스타일 \jeta _{max}\약 -6.02\cdot P\;{\mbox{dBc}}.}

또 다른 관련 가짜 생성 방법은 위에서 설명한 GRR로 인한 약간의 변조다.이러한 스퍼의 진폭은 큰 N에 대해 낮으며, 스퍼의 주파수는 일반적으로 탐지할 수 없을 정도로 낮지만, 일부 애플리케이션에서는 문제를 일으킬 수 있다.^[5]

주소 검색에서 잘림을 줄이는 한 가지 방법은 여러 개의 작은 검색 테이블을 병렬로 배치하고 위쪽 비트를 사용하여 테이블로 인덱싱하고 아래쪽 비트를 사용하여 선형 또는 2차 보간에서 무게를 측정하는 것이다.즉, 24비트 위상 축전지를 사용하여 두 개의 16비트 LUTS를 살펴보십시오. 잘린 16MSB와 이 + 1로 주소를 지정하십시오.8개의 LSB를 가중치로 사용하여 선형 보간한다. (대신 3개의 LUT를 사용하고 2개의 LUT를 사용할 수 있음).이는 일부 멀티피어의 비용으로 동일한 메모리 양에 대한 왜곡을 감소시킬 수 있다.

진폭 절단 스퍼

또 다른 가짜 제품 출처는 PAC 조회 테이블에 포함된 샘플링 파형의 진폭 정량화다.DAC 비트 수가 P인 경우 AM 스퍼 레벨은 대략 -6.02 P - 1.76 dBc와 같다.^[9]

완화 기법

단계 절단 스퍼는 절단 전 백색 가우스 노이즈의 도입으로 상당히 감소할 수 있다.소위 디더 노이즈는 잘림 작업을 선형화하기 위해 PA 출력 워드의 낮은 W+1 비트로 요약된다.DAC 노이즈 플로어가 시스템 성능을 지배하는 경향이 있기 때문에 종종 페널티 없이 개선을 달성할 수 있다.진폭 절단 스퍼는 이런 방식으로 완화될 수 없다.PAC ROM에 고정된 정적 값에 노이즈를 도입해도 잘림 오류 용어의 주기성이 제거되지 않으므로 원하는 효과를 얻을 수 없다.^[4]

참고 항목

참조

^ ^a ^b Radatz, J. (1997). The IEEE Standard Dictionary of Electrical and Electronics Terms. New York, NY: IEEE Standards Office.
^ ^a ^b ^c ^d "Numerically Controlled Oscillator". Lattice Semiconductor Corporation. 2009.
^ 일부 저자는 DDS와 NCO라는 용어를 서로 바꾸어 사용하는 반면,^[2] 관례상 NCO는 DDS의^[1] 디지털(즉, 이산 진폭) 부분을 가리킨다.
^ ^a ^b ^c ^d Kroupa, V. F. (1999). Direct Digital Frequency Synthesizers. IEEE Press. ISBN 0-7803-3438-8.
^ ^a ^b ^c ^d ^e Popek, G.; Kampik, M. (October 2009). "Low-Spur Numerically Controlled Oscillator Using Taylor Series Approximation" (PDF). XI International PhD Workshop OWD 2009. Gliwice, Poland: Silesian University of Technology.
^ ^a ^b ^c Murphy, Eva; Slattery, Colm (August 2004), "All About Direct Digital Synthesis", Analog Dialogue, Analog Devices, 38
^ US 7437391, Miller, B. M., 2008년 10월 14일 발행된 "숫자 제어 오실레이터 및 작동 방법"
^ US 4486846, McCallister, R. D. & Shearer, D., "사분면 복제 및 함수 분해를 사용하여 숫자로 제어되는 오실레이터", 1984년 12월 4일 발행
^ "The NCO as a Stable, Accurate Synthesizer" (PDF). Intersil Corporation. 1998. TB318.1.

[IEEE-1] Radatz, J. (1997). The IEEE Standard Dictionary of Electrical and Electronics Terms. New York, NY: IEEE Standards Office.

[latticeSC-2] "Numerically Controlled Oscillator". Lattice Semiconductor Corporation. 2009.

[3] 일부 저자는 DDS와 NCO라는 용어를 서로 바꾸어 사용하는 반면,^[2] 관례상 NCO는 DDS의^[1] 디지털(즉, 이산 진폭) 부분을 가리킨다.

[kroupa-4] Kroupa, V. F. (1999). Direct Digital Frequency Synthesizers. IEEE Press. ISBN 0-7803-3438-8.

[Grzeg-5] Popek, G.; Kampik, M. (October 2009). "Low-Spur Numerically Controlled Oscillator Using Taylor Series Approximation" (PDF). XI International PhD Workshop OWD 2009. Gliwice, Poland: Silesian University of Technology.

[ADI-6] Murphy, Eva; Slattery, Colm (August 2004), "All About Direct Digital Synthesis", Analog Dialogue, Analog Devices, 38

[7] US 7437391, Miller, B. M., 2008년 10월 14일 발행된 "숫자 제어 오실레이터 및 작동 방법"

[8] US 4486846, McCallister, R. D. & Shearer, D., "사분면 복제 및 함수 분해를 사용하여 숫자로 제어되는 오실레이터", 1984년 12월 4일 발행

[intersil-9] "The NCO as a Stable, Accurate Synthesizer" (PDF). Intersil Corporation. 1998. TB318.1.

[1]

[3]

[2]

[4]

[5]

[6]

[7]

[8]

[9]

Search