이중 계수 프리스케일러

이 기사는 어떠한 출처도 인용하지 않는다. 신뢰할 수 있는 출처에 인용문을 추가하여 이 기사를 개선하는 데 도움을 주십시오. 조달되지 않은 자재는 제거될 수 있습니다.출처 : '듀얼 모듈러스 프리스케일러'– 뉴스 · 신문 · 서적 · 학자 · JSTOR (2009년 12월) (이 템플릿 메시지 삭제 방법 및 삭제 시기 확인)

듀얼 모듈러스 프리스케일러는 고주파 신시사이저 설계에 사용되는 전자회로로서 시스템의 피드백 루프를 직접 통과하기에는 너무 높은 좁은 간격의 주파수를 발생시키는 문제를 해결합니다.프리스케일러의 계수는 주파수 제수입니다.듀얼 모듈러스 프리스케일러에는 보통 M과 M+1이라는2개의 독립된 주파수 제수가 있습니다.

문제

주파수 신시사이저는 출력 주파수 f를_o 생성합니다. f는 계수 N으로 나누면 기준 주파수_r f:

$({displaystyle {f_{o}}{N}}=f_{r}\오른쪽 화살표 f_{o}={r})$

파형이 위상일 때 비교기가 일치하므로 계수는 일반적으로 정수 값으로 제한됩니다.일반적으로 사용 가능한 주파수 배수는 무선 기기가 설계된 채널이 되므로_r f는 보통 채널 간격과 동일합니다.예를 들어 협대역 무선전화에서는 일반적으로 12.5kHz의 채널 간격이 사용됩니다.

N을 사용하는 프로그래밍 가능한 분할기가 최대 클럭 주파수 10MHz에서만 동작할 수 있지만 출력 f는_o 수백 MHz 범위에 있어야 한다고 가정합니다.이 주파수 범위에서 동작 가능한 고정 프리스케일러를 분할비 M(예를 들어 40)으로 개재시키면 출력 주파수가 프로그래머블 분할기의 동작 범위로 떨어진다.단, 방정식에 40의 계수가 도입되었기 때문에 출력 주파수는 다음과 같습니다.

${\displaystyle f_{o}=40Nf_{r}}$

f가 12.5kHz로 유지되면_r 40번째 채널마다 얻을 수 있습니다.또는 f를 보정하기 위해 40배 줄이면_r 312.5Hz가 되는데, 이는 필터링 및 잠금 성능 특성이 뛰어나지 않습니다.또한 사용할 수 있는 채널의 40분의 1마다가 아니라 실제 채널을 제공하는 모듈만 사용하도록 계수를 검증해야 하므로 분할기 프로그래밍이 더욱 복잡해짐을 의미합니다.

해결 방법

해결책은 이중 계수 프리스케일러입니다.메인 분할기는 메인 부분 N과 추가 분할기 A의 두 부분으로 분할됩니다.이 두 분할기는 모두 듀얼 모듈러스 프리스케일러의 출력에서 클럭되지만 N 분할기의 출력만 비교기에 피드백됩니다.처음에 프리스케일러는 M+1로 나누도록 설정되며, N과 A 모두 A가 0이 될 때까지 카운트다운되며, 이때 프리스케일러는 M의 나눗셈비로 전환된다.이 시점에서 나눗셈기 N은 A 카운트를 완료했습니다.카운트는 N이 0이 될 때까지 계속됩니다.이것은 추가 N - A 카운트입니다.이 시점에서 사이클이 반복됩니다.

$\ displaystyle { begin { } = f _ { r } \ left [ { M ( N - A ) + ( M + 1) A } = f _ { r } \ \ \ reft ( MN + A \ right ) \ }$

따라서 M에 N을 곱하는 계수가 남아 있지만, A를 더하면 부분적인 부분을 가진 나눗셈기를 얻을 수 있습니다.프리스케일러만 고속 부품으로 구성하면 되고 기준 주파수는 원하는 출력 주파수 간격과 동일하게 유지할 수 있습니다.

아래 다이어그램은 듀얼 모듈러스 프리스케일러가 있는 주파수 신시사이저의 요소 및 배치를 보여줍니다.(메인 신시사이저 페이지의 다이어그램과 비교).

다음 공식에서 A와 N을 계산할 수 있습니다.

$디스플레이 스타일N&=\left\lfloor{M}\rfloor\A&=V-MN\end{aligned}}$

여기서 V는 결합된 분할비 V = MN+A이다.이 기능이 제대로 작동하려면 A가 M보다 작거나 N보다 작거나 같아야 합니다.A의 값에 대한 이러한 제한은 모든 분할 비율 V를 얻을 수 없음을 의미합니다.V가 M(M - 1) 아래로 떨어지면 일부 채널이 누락됩니다.

예

오늘날 대부분의 듀얼 모듈러스 프리스케일러는 PLL 칩 내부에 존재하기 때문에 동작 중에 실제 신호를 프로빙할 수 없습니다.최초의 듀얼 모듈러스 프리스케일러는 PLL 칩과 분리된 개별 ECL 디바이스였습니다.다음으로 듀얼 모듈러스 프리스케일러를 사용하는 예를 나타냅니다.이 회선에서는 128/129 모드로 동작하는 후지쯔 MB-501 듀얼 모듈러스 프리스케일러를 탑재한 Motorola MC145158이 사용됩니다.PLL은 채널 간격 주파수가 30kHz(f_r)인 917.94MHz(f_o)에서 잠깁니다.따라서 총 정수 카운트는 30,598입니다.이를 128(M)로 나누면 239의 몫이 되고 나머지 6, N 및 A가 각각 생성됩니다.이 주파수 선택의 결과 프리스케일러는 대부분의 시간을 128로 카운트하고 129로 짧은 시간을 소비합니다.

이는 상위 보라색 트레이스, 계수 컨트롤, A, 카운터 출력으로 나타납니다.이 두 화면 캡처는 수평 스케일에서만 다릅니다.아래쪽 노란색 트레이스는 주파수가 채널 간격 주파수인 30kHz에 해당하는 N 카운터 출력입니다.녹색 트레이스는 듀얼 모듈러스 프리스케일러로부터의 출력입니다.프리스케일러가 128인 경우 7.1714MHz, 129인 경우 7.1158에 해당합니다.모듈러스 컨트롤이 프리스케일러 출력의 정확히 6 사이클 동안 낮다는 것은 명백합니다.분명한 것은 모듈러스 컨트롤의 두 상태 사이에서 주파수가 1% 미만으로 변화한다는 사실입니다.A = 0인 경우가 있어 이중 계수 프리스케일러 카운트는 128만 됩니다.이는 906.24, 910.08, 913.92, 917.76, 921.60MHz 등에서 발생합니다.

「 」를 참조해 주세요.

• 펄스 삼키기 카운터