고속 트랜시버 로직
High-speed transceiver logic |
고속 트랜시버 로직(HSTL)은 집적회로 [1]간의 시그널링에 관한 기술에 의존하지 않는 표준입니다.공칭 시그널링의 범위는 0V ~1.5V입니다다만, 변동은 허용되며, 신호는 싱글 엔드 또는 차동일 수 있습니다.180MHz 이상의 동작용으로 설계되어 있습니다.
다음 클래스는 EIA/JEDEC의 표준 EIA/JESD8-6에 의해 정의됩니다.
- 클래스 I(미종단 또는 대칭 병렬 종단)
- 클래스 II(시리즈 종료)
- 클래스 III(비대칭 병렬 종료)
- 클래스 IV(비대칭 이중 병렬 종료)
대칭 병렬 터미네이션은 로드 시 터미네이션 저항이 출력 버퍼 공급 전압의 절반에 연결되어 있음을 의미합니다.이중 병렬 종단이란 병렬 종단 저항이 전송 라인의 양 끝에 장착됨을 의미합니다.
「 」를 참조해 주세요.
레퍼런스
