로우RISC

lowRISC
로리시 C.I.C.
유형사설
설립됨2014년 10월 20일; 7년 전(2014-10-20) 영국 케임브리지에서
파운더스개빈 페리스, 알렉스 브래드베리, 로버트 멀린스
본부
케임브리지
,
영국
상품들이벡스, 오픈타이탄
웹사이트lowrisc.org

lowRISC C.I.C.는 영국 케임브리지에 본사를 둔 비영리 기업이다.오픈 소스 실리콘 설계와 도구를 개발하고 유지하기 위해 협업 엔지니어링을 사용한다.[1]LowRISC는 RISC-V 관련 오픈 소스 하드웨어 및 소프트웨어 개발에서 활성화되며 OpenTitan 프로젝트를 진행한다.

프로젝트

오픈타이탄

OpenTitan은 최초의 오픈소스 실리콘 루트 오브 트러스트(RoT) 프로젝트다.[2]데이터 센터 서버, 저장 장치, 주변 장치 및 기타 하드웨어에 통합되도록 설계되었다.[3]오픈타이탄은 로우RISC의 관리 하에 있으며 구글, ETH 취리히, 누보톤, G+D 모바일 시큐리티, 시게이트, 웨스턴디지털이 공동으로 개발하고 있다.[4]OpenTitan 소스 코드는 허용 아파치 2 라이센스에 따라 출시된 GitHub에서 사용할 수 있다.

아이벡스 CPU 코어

아이벡스는 내장형 오픈소스 32비트 주문형 RISC-V CPU 코어로, 여러 차례 테이프로 테이핑했다.[5]Ibex는 OpenTitan 칩에 사용된다.아이벡스 개발은 2015년 펄프 플랫폼의 일부였던 ETH 취리히와 볼로냐 대학에서 '제로리시'와 '마이크로리시'라는 이름으로 시작됐다.2018년 12월 low RISC가 개발을 맡았다.[6]ETH 취리히의 루카 베니니는 낮은 자리에 앉아 있다.RISC 보드.

프로토타입 64비트 SoC 설계

로우 RISC 프로토타입 64비트 SoC 디자인은 Linux가 가능한 64비트 RISC-V SoC 디자인이다.소스 코드의 첫 번째 버전 프리뷰 공개는 2015년 4월에 제공되었다.[7]이후 태그가 지정된 메모리와 "미니언 코어" 지원 등 I/O 작업에 전용인 소형 CPU 코어를 추가했다.[8]최신 버전 0.6은 2018년 11월에 출시되었으며,[9] FPGA에서 다운로드 및 체험이 가능하다.

기타 프로젝트

로우RISC는 알렉스 브래드베리가 코드 소유자인 RISC-V LLVM 백엔드의 업스트림을 시작하고 이끌었다.[10]

거버넌스

이사회

또한 구글의 마크 헤이터가 관찰자로 이사회에 앉는다.[1]

역사

LowRISC는 완전 오픈 소스 SoC와 저가 개발 보드를 만들겠다는 목표로 2014년 알렉스 브래드베리, 로버트 멀린스, 개빈[1] 페리스에 의해 캠브리지 대학 컴퓨터 랩에서 분리되었다.[11][12]

2015년 최저치RISC는 RISC-V 재단(오늘: RISC-V International)의 창립 멤버 중 하나가 되었다.[13]

lowRISC는 2018년부터 파트너 기관과의 협업 엔지니어링에 주력하고 있다.2019년 low RISC가 주관한 OpenTitan 프로젝트가 발표되었다.[14]

참조

  1. ^ a b c "About lowRISC". lowrisc.org. Retrieved 24 March 2021.
  2. ^ Anderson, Tim (5 Nov 2019). "Cambridge boffins and Google unveil open-source OpenTitan chip – because you never know who you can trust". The Register. Retrieved 24 March 2021.
  3. ^ "Open source silicon Root of Trust". opentitan.org.
  4. ^ "OpenTitan partners". opentitan.org. Retrieved 24 March 2021.
  5. ^ "Ibex: An embedded 32 bit RISC-V CPU core". Retrieved 24 March 2021.
  6. ^ "Ibex Reference Guide: History". Retrieved 24 March 2021.
  7. ^ "lowRISC tagged memory preview release". lowrisc.org. April 13, 2015. Retrieved 24 March 2021.
  8. ^ "Overview of the minion infrastructure". lowrisc.org. Retrieved 24 March 2021.
  9. ^ "lowRISC 0-6 milestone release". lowrisc.org. 2018-11-12. Retrieved 24 March 2021.
  10. ^ Bradbury, Alex. "The RISC-V LLVM backend in Clang/LLVM 9.0". lowrisc.org. Retrieved 24 March 2021.
  11. ^ "Free Core, Some Assembly Required". EETimes. 2016-01-07. Retrieved 24 March 2021.
  12. ^ "LowRISC SoC - 1st RISC-V Workshop". YouTube.
  13. ^ "Founding Members". riscv.org. Retrieved 24 March 2021.
  14. ^ Bradbury, Alex (2019-11-05). "Announcing OpenTitan, the First Transparent Silicon Root of Trust".

외부 링크