넷리스트

Netlist
이 기사는 전자제품 용어에 관한 것이다.메모리 회사에 대해서는, Netlist Inc. 를 참조해 주세요.

전자 설계에서 넷리스트는 전자회로의 [1][2]접속성을 기술하는 것입니다.가장 단순한 형태에서 넷리스트는 회로 내의 전자 컴포넌트 리스트와 그것들이 [1][3]접속되어 있는 노드의 리스트로 구성됩니다.네트워크(net)는 상호 연결된 컴포넌트의 집합입니다.

넷 리스트의 구조, 복잡성, 표현은 크게 다를 수 있지만, 모든 넷 리스트의 기본적인 목적은 접속 정보를 전달하는 것입니다.넷리스트는 보통 인스턴스, 노드 및 관련된 [4]컴포넌트의 일부 속성만 제공합니다.이 이상의 표현을 하는 경우는, 통상, Verilog 나 VHDL 등의 하드웨어 기술 언어, 또는 시뮬레이터나 하드웨어 컴파일러(SPIX 아날로그 시뮬레이션 넷 리스트 등)에의 입력용으로 특별히 설계된 몇개의 언어 중 하나로 간주됩니다.

넷 리스트의 종류

넷 리스트는 다음과 같습니다.

  • 물리(물리접속 기준) 또는 논리(논리접속 기준)
    • 예를 들어 이들 컴포넌트의 1개의 터미널을 통해3개의 컴포넌트를 접속하는 것은 직접 논리 접속으로 간주되지만 각각은 개별 물리 접속으로 간주됩니다.
  • 인스턴스 기반(컴포넌트 인스턴스에 대해 클러스터됨) 또는 네트워크 기반(특정 네트워크에 대한 모든 연결 목록)
    • 플랫(모든 접속이 표시됨) 또는 계층(접속은 접속되어 있는 물리 보드 또는 레이어 등, 어떠한 방법으로 그룹화되어 있습니다).이와 같은 넷리스트는 접어서 특정 추상화 수준 아래에 데이터를 숨기거나 전개할 수 있으며, 완전하고 내용적으로 플랫 넷리스트와 동등할 가능성이 있습니다.)

넷리스트의 내용 및 구조

대부분의 넷리스트에는 사용되고 있는 부품 또는 디바이스의 설명이 포함되어 있거나 기재되어 있습니다.넷리스트에서 부품이 사용될 때마다 이를 인스턴스라고 합니다.

이러한 설명에는 일반적으로 해당 디바이스에 대한 연결 및 해당 디바이스의 몇 가지 기본 속성이 나열됩니다.이러한 연결점을 여러 다른 이름 중에서 "terminals" 또는 "pins"라고 합니다.

인스턴스(instance)는 MOSFET 트랜지스터 또는 바이폴라 접합 트랜지스터에서 저항기, 콘덴서 또는 집적회로 칩에 이르는 모든 것이 될 수 있습니다.

인스턴스에는 "종단"이 있습니다.진공 청소기의 경우 이 단자는 플러그에 있는 세 개의 금속 갈래입니다.각 단자에는 이름이 있으며, 진공 청소기 예제를 계속하면 "중립", "활선" 및 "접지"가 될 수 있습니다.일반적으로 각 인스턴스는 고유한 이름을 가지므로 두 개의 진공 청소기 인스턴스가 있는 경우 하나는 "vac1"이고 다른 하나는 "vac2"일 수 있습니다.이름 말고도 똑같을 수도 있어요

네트워크(넷)는, 회선내의 사물을 접속하는 「배선」입니다.넷리스트가 기술된 특정 언어와 그 언어의 특징에 따라 설계에서 네트와 관련된 특별한 속성이 있을 수도 있고 없을 수도 있다.

인스턴스 기반 넷리스트는 일반적으로 설계에 사용되는 인스턴스 목록을 제공합니다.각 인스턴스와 함께 포트가 연결되어 있는 네트워크 이름과 함께 인스턴스 포트 이름의 순서 목록 또는 제공된 쌍 목록이 제공됩니다.이러한 종류의 설명에서는, 접속 리스트로부터 넷의 리스트를 수집할 수 있습니다.또, 특정의 어트리뷰트를 넷 자체에 관련짓는 장소는 없습니다.SPICE는 인스턴스 기반 넷리스트의 한 예입니다.

일반적으로 넷베이스 넷리스트에서는 모든 인스턴스와 그 Atribute를 기술한 후 각 넷을 기술하고 각 인스턴스에서 연결된 포트를 나타냅니다.이것에 의해, 어트리뷰트를 넷에 관련지을 수 있습니다.EDIF는 아마도 넷 기반 넷리스트 중 가장 유명할 것입니다.

계층

대형 설계에서는 설계를 여러 조각으로 분할하는 것이 일반적이며, 각 조각은 설계 인스턴스로 사용할 수 있는 "정의"가 됩니다.진공청소기의 비유에서는 진공청소기 정의와 포트 정의도 있지만, 이 정의에는 배선 다이어그램과 같이 기계의 내부 컴포넌트(모터, 스위치 등)에 대한 완전한 설명도 포함됩니다.

인스턴스를 포함하지 않는 정의는 "원시적"(또는 "리프" 또는 기타 이름)이라고 불리는 반면 인스턴스를 포함하는 정의는 "계층적"(계층적)이라고 합니다.

"폴딩" 계층에서는 단일 정의를 인스턴스별로 여러 번 나타낼 수 있습니다."폴딩되지 않은" 계층에서는 정의를 계층에서 두 번 이상 사용할 수 없습니다.

접힌 계층은 매우 작을 수 있습니다.소수의 인스턴스로 구성된 소규모 넷리스트는 매우 많은 인스턴스가 포함된 설계를 설명할 수 있습니다.예를 들어 정의 A가 메모리 셀과 같은 단순한 원시라고 가정합니다.다음으로 정의 B에 A의 인스턴스가 32개, C에 B의 인스턴스가 32개, D에 C의 인스턴스가 32개, E에 D의 인스턴스가 32개 포함되어 있다고 가정합니다.설계에는 5개의 정의(A ~E)와 128개의 인스턴스가 포함되어 있습니다.단, E는 백만 개 이상의 메모리 셀을 포함하는 회로를 나타냅니다.

전개중

"평면" 설계에서는 원시 요소만 인스턴스화됩니다.계층 설계는 사용될 때마다 각 정의의 새 복사본(새 이름으로)을 생성함으로써 반복적으로 "분해"("평활화")될 수 있습니다.설계가 고도로 접힌 경우 이렇게 확장하면 훨씬 더 큰 netlist 데이터베이스가 생성되지만 계층 의존성은 유지됩니다.계층형 넷리스트를 지정하면 루트 정의에서 프리미티브인스턴스로의 경로 내의 인스턴스 이름 목록은 해당 프리미티브에 대한 단일 고유 경로를 지정합니다.모든 프리미티브에 대한 경로를 합치면 콤팩트한 계층형 버전과 정확히 동등한 대규모 플랫넷리스트가 구성됩니다

백 주석

백 주석이란 계층형 넷리스트에 추가할 수 있는 데이터입니다.이러한 여러 대체 데이터 세트가 단일 넷리스트에 적용될 수 있기 때문에 보통 넷리스트와는 별도로 유지됩니다.이러한 데이터는 물리적 설계에서 추출되었을 수 있으며 보다 정확한 시뮬레이션을 위해 추가 정보를 제공할 수 있습니다.일반적으로 데이터는 계층 경로와 해당 원시 데이터 또는 상호 연결에 의한 RC 지연 값을 찾는 데이터로 구성됩니다.

상속

넷리스트에서 자주 사용되는 또 다른 개념은 상속입니다.콘덴서의 정의에 "Capacitance"라는 관련 속성이 있으며, 이 속성은 같은 이름의 물리적 특성에 해당하며 기본값은 "100 pF"(100 피코파라드)입니다.이 캐패시터의 각 인스턴스는 캐패시턴스 값이 다를 뿐 이러한 속성을 가질 수도 있습니다.또한 다른 인스턴스에서는 캐패시턴스가 전혀 연결되지 않을 수 있습니다.인스턴스에 캐패시턴스가 지정되지 않은 경우 인스턴스는 정의에서 100pF 값을 "계승"합니다.지정된 값은 정의의 값을 "덮어쓰기"합니다.다수의 속성이 정의와 동일할 경우 대량의 정보를 "상속"할 수 있으며 넷리스트에 중복 지정할 필요가 없어 공간을 절약하고 설계를 기계와 사람 모두 쉽게 읽을 수 있습니다.

레퍼런스

  1. ^ a b Holt, Randy. "Schematic vs. Netlist: A Guide to PCB Design Integration". blog.optimumdesign.com. Retrieved 2019-04-03.
  2. ^ "netlist.html". www.vlsiip.com. Retrieved 2019-04-03.
  3. ^ "Netlist File Format" (PDF). www.expresspcb.com. Retrieved August 24, 2021. The netlist is written in a single file, but includes four sections: 1) A file header, 2) A table listing each of the components, 3) A table listing each of the net names, 4) A table listing each of the net connections. Every table entry is written using a single line of text that ends with a CRLF. The fields of the table are separated with Space characters (0x20). String fields begin and end with double quotes. Each of the three tables are terminated by a blank line (CRLF).
  4. ^ "Example Circuits and Netlists Using The spice Circuit Simulation Program Electronics Textbook". www.allaboutcircuits.com. Retrieved 2019-04-03.

추가 정보