검증 라이브러리 열기

Open Verification Library

Open Verification Library(OVL)는 일반적인 HDL(Hardware Description Languages)로 작성된 디지털 회선 설명 속성 체커의 라이브러리입니다.OVL은 현재 Accellera에 의해 유지되고 있습니다.

적용들

OVL은 모듈 또는 컴포넌트를 일반 모듈 또는 컴포넌트와 함께 배치하여 회로의 특성을 확인합니다.이러한 특수 모듈은 체커라고 불리며 포트를 통해 회로 신호에 연결됩니다.체커 기능의 일부 측면은 체커 파라미터를 조정하여 변경할 수 있습니다.OVL 체커에 의해 검증되는 일반적인 속성은 다음과 같습니다.

  • 항상 충족되어야 하는 조건,
  • 충족되어야 하는 조건의 순서
  • 발생해서는 안 되는 상태,
  • 적절한 데이터 값(짝수, 홀수, 범위 내 등)
  • 적절한 값 변화(예: 지정된 범위 내에서 증가 또는 감소),
  • 적절한 데이터 인코딩(예: 핫 또는 콜드 1개),
  • 적절한 이벤트 타이밍(특정 클럭 사이클 수 또는 트리거 이벤트에 의해 생성된 창 내),
  • 유효한 데이터 전송 프로토콜,
  • 일반적인 구성 요소(예: FIFO)의 유효한 동작.

선택한 파라미터에 따라 OVL 체커는 어설션, 가정 또는 커버리지 포인트 체커로 작동할 수 있습니다.OVL 인기의 주요 원천은 새로운 언어를 사용하지 않고도 기존 또는 새로운 설계에 높은 수준의 검증 개념을 도입할 수 있다는 사실이다. 예를 들어 Verilog 도구에 액세스할 수 있는 설계자는 OVL을 사용하여 속성 검사를 시작하기 위해 새로운 언어를 사용할 필요가 없다.

지원되는 언어

OVL의 첫 번째 버전은 Verilog 및 VHDL을 지원했지만, 최신 버전은 다음을 지원합니다(알파벳 순서대로).

수요에 따라 PSL - VHDL 플레이버와 SystemC 두 가지 언어 지원이 추가될 수 있습니다.

외부 링크

  • Accellera 페이지의 OVL 섹션 [1]