위상 검출기 특성

Phase detector characteristic

위상 검출기 특성위상 검출기의 출력을 설명하는 위상 차이의 함수다.

위상 검출기(Phase Detector) 분석의 경우 신호(시간) 영역과 위상 주파수 영역의 PD 모델로 간주된다.[1] 이 경우 위상 주파수 영역에서 PD의 적절한 비선형 수학적 모델을 구성하려면 위상 검출기의 특성을 찾을 필요가 있다. PD의 입력은 고주파 신호로 출력에는 입력 신호의 위상차에 해당하는 저주파 오류 보정 신호가 포함되어 있다. PD 출력의 고주파 구성요소 억제(해당 구성요소가 존재하는 경우)에는 저역 통과 필터가 적용된다. PD의 특징은 PD의 입력에서 위상차이에 대한 PD의 출력(위상-주파수 영역)에서의 신호의 의존이다.

PD의 이러한 특성은 PD의 실현과 신호 파형의 종류에 따라 달라진다. PD 특성의 고려를 통해 고주파수 진동에 대한 평균화 방법을 적용할 수 있으며, 시간영역 내 위상 동기화 시스템의 비자율 모델의 분석 및 시뮬레이션에서 위상 주파수영역의 자율적 동적 모델의 분석 및 시뮬레이션으로 넘어갈 수 있다.[2]

아날로그 승수 위상 검출기 특성

아날로그 승수 및 로우패스 필터로 구현된 고전적 위상 검출기를 고려하십시오.

시간 영역의 승수 위상 검출기.

Here and denote high-frequency signals, piecewise differentiable functions , represent waveforms of input 신호, ,( ) 는 위상을 나타내고, ( t) 은 필터 출력을 나타낸다. , () f() () 이 고주파수 조건을 만족하면( 참조) 위상 검출기 특성 (가 시간 도메인 모델 필터 출력 방식으로 계산된다.

위상 주파수 영역 모델의 필터 출력

거의 동일함:

위상 주파수 영역의 위상 검출기.

사인 파형 케이스

고조파 f 1( )= sin ( ), f)},} f = () 및 통합 필터의 간단한 경우를 생각해 보십시오.

Standard engineering assumption is that the filter removes the upper sideband from the input but leaves the lower sideband without change.

결과적으로 사인파 파형의 경우 PD 특성은 다음과 같다.

사각 파형 케이스

이러한 그 유사한 일 found[5]를 반영하는 것)sgn ⁡(죄 ⁡(θ 1(t))){\displaystyle f^{1}(t)=\operatorname{sgn}(\sin(\theta ^{1}(t)))}와 f2(t))sgn ⁡(왜냐면 ⁡(θ 2(t))){\displaystyle f^{2}(t)=\operatorname{sgn}(\cos(\theta ^{2}(t)))}. 1(t)의 고주파 square-wave 신호를 생각해 보자.있을kes 장소 사각 파형의 경우 특성은

일반 파형 케이스

조각별로 구분할 수 있는 파형 1 () () f의 일반적인 경우를 생각해 보십시오

이 등급의 기능은 푸리에 시리즈에서 확장될 수 있다. 다음을 가리킴

() f f ( 의 푸리에 계수 그러면 위상 검출기 특성은 다음과 같다.

분명히 PD 특성 ( ) 주기적이고 연속적이며 에 경계되어 있다

이 결과에 기반한 모델링 방법은 다음에서 설명한다.

승수 위상 검출기 특성
파형 , ( ) f PD 특성 ( )
Cosine waveform.svg Cosine waveforms pd characteristic.svg
Square waveform.svg Square waveforms pd characteristic.svg
Saw waveform.svg Saw waveform pd characteristic.svg

참조

  1. ^ A. J. 비테르비, 맥그로우 힐, 1966년 뉴욕 주(州)의 일관성 있는 의사소통의 원리
  2. ^ a b Leonov G.A.; Kuznetsov N.V.; Yuldashev M.V.; Yuldashev R.V. (2012). "Analytical method for computation of phase-detector characteristic" (PDF). IEEE Transactions on Circuits and Systems Part II. 59 (10): 633–637. doi:10.1109/TCSII.2012.2213362.
  3. ^ G. A. Leonov; N. V. Kuznetsov; M. V. Yuldashev; R. V. Yuldashev (2011). "Computation of Phase Detector Characteristics in Synchronization Systems" (PDF). Doklady Mathematics. 84 (1): 586–590. doi:10.1134/S1064562411040223.
  4. ^ N.V. Kuznetsov; G.A. Leonov; M.V. Yuldashev; R.V. Yuldashev (2011). "Analytical methods for computation of phase-detector characteristics and PLL design". ISSCS 2011 - International Symposium on Signals, Circuits and Systems, Proceedings: 7–10. doi:10.1109/ISSCS.2011.5978639.
  5. ^ G. A. Leonov (2008). "Computation of phase detector characteristics in phase locked loops for clock synchronization". Doklady Mathematics. 78 (1): 643–645. doi:10.1134/S1064562408040443.
  6. ^ 특허 RU 2011113212/08(019571)