공유 메모리 컴퓨터용 Princeton 응용 프로그램 저장소
Princeton Application Repository for Shared-Memory Computers | |
| 원본 작성자 | 프린스턴 대학교 및 인텔 |
|---|---|
| 개발자 | 크리스티안 비에니아 |
| 초기 릴리즈 | 2008년 1월 25일 |
| 안정적 해제 | 2.1 / 2009년 8월 13일 |
| 기록 위치 | C/C++ |
| 운영 체제 | Linux, OpenSolaris |
| 유형 | 벤치마크 |
| 면허증. | 3-클라우드 BSD |
| 웹사이트 | parsec |
PARSEC(Princeton Application Repository for Shared-Memory Computers)는 차세대 칩 멀티프로세서를 평가하고 개발하는 데 사용되는 멀티스레드 신흥 워크로드로 구성된 벤치마크 제품군이다.미래 컴퓨터 시스템에 대한 연구 노력을 추진하기 위해 인텔과 프린스턴 대학이 공동으로 만들었다.[1][2]벤치마크 스위트는 설립 이래 광범위한 연구 기관들에 의해 지속적으로 개선되고 있는 지역사회 프로젝트가 되었다.[3]PARSEC는 자유롭게 이용할 수 있으며 학술 및 비학술 연구에 모두 사용된다.[4][5][6]null
동기
칩 멀티프로세서의 출현과 함께 컴퓨터 제조업체들은 다음과 같은 문제에 직면했다.그 신기술은 파괴적인 변화를 일으켰다.[2][7]컴퓨터 역사에서 처음으로 이러한 프로세서의 병렬적 특성을 이용하기 위해서는 소프트웨어를 다시 작성해야 할 것이다. 즉, 기존의 프로그램들은 그러한 새로운 유형의 컴퓨터 시스템을 테스트하고 개발하는데 효과적으로 사용될 수 없다는 것을 의미한다.당시 병렬 소프트웨어는 매우 전문화된 영역에만 존재했다.그러나 칩 멀티프로세서가 보편화되기 전에는 소프트웨어 개발자들이 어떤 주류 프로그램도 다시 쓰려고 하지 않았는데, 이는 하드웨어 제조업체들이 예상되는 실제 프로그램 행동을 정확하게 나타내는 테스트와 개발 목적을 위해 어떤 프로그램에도 접근할 수 없었다는 것을 의미한다.이것은 새로운 형태의 벤치마크 스위트룸과 칩 멀티프로세서를 최대한 활용할 수 있는 병렬 프로그램을 동기를 부여한 암탉과 계란 문제를 야기했다.null
PARSEC는 이러한 순환 종속성을 깨기 위해 만들어졌다.그것은 다음의 5가지 목표를 달성하도록 설계되었다.[8]
- 다중 스레드 애플리케이션에 집중
- 새로운 워크로드 포함
- 다양한 프로그램 선택 가능
- 워크로드는 최신 기술을 채택함
- 이 제품군은 연구를 지원한다.
PARSEC 이전에 공개적으로 이용할 수 있었던 전통적인 벤치마크는 일반적으로 포함된 애플리케이션 도메인의 범위가 제한되거나 일반적으로 전례 없는 직렬 버전에서만 이용할 수 있었다.병렬 프로그램은 고성능 컴퓨팅 영역과 비즈니스 환경에서 훨씬 더 작은 규모로만 보편화되었다.[9]그러나 칩 멀티프로세서는 병렬화된 소비자 애플리케이션과 같은 컴퓨팅의 모든 영역에서 많이 사용될 것으로 예상되었다.null
워크로드
PARSEC Benchmark Suite는 다음과 같은 워크로드를 포함하는 버전 2.1에서 제공된다.[10]
- 블랙스콜스
- 보디트랙
- 송곳니
- 데드업
- 면심
- 페렛
- 유동체
- 프레크민
- 레이트레이스
- 스트림클러스터
- 스와피온스
- 빕스
- X264년
참조
- ^ "Intel Teams with Universities on Multicore Software Suite". EDN. Archived from the original on 2013-01-23. Retrieved 2006-08-22.
- ^ a b "Designing future computers with future workloads". Research@Intel. Retrieved 2008-02-26.
- ^ "Intel CTO looks into the future: Measuring the value and need for multi-core". Gabe on EDA. Retrieved 2006-08-31.
- ^ "The PARSEC Benchmark Suite". Princeton University. Retrieved 2008-01-05.
- ^ Bhadauria, Major; Weaver, Vincent M.; McKee, Sally A. (October 2009), "Understanding PARSEC Performance on Contemporary CMPs", Proceedings of the 2009 IEEE International Symposium on Workload Characterization, IEEE
- ^ Barrow-Williams, Nick; Fensch, Christian; Moore, Simon (October 2009), "A Communication Characterization of SPLASH-2 and PARSEC", Proceedings of the 2009 IEEE International Symposium on Workload Characterization, IEEE
- ^ Rabaey, Jan M.; Burke, Daniel; Lutz, Ken; Wawrzynek, John (July–August 2008), "Workloads of the Future" (PDF), IEEE Design & Test of Computers, IEEE
- ^ Bienia, Christian; Kumar, Sanjeev; Singh, Jaswinder Pal; Li, Kai (October 2008), "The PARSEC Benchmark Suite: Characterization and Architectural Implications", Proceedings of the 17th international conference on Parallel architectures and compilation techniques, Association for Computing Machinery, New York, NY, USA
- ^ Bienia, C.; Kumar, S.; Kai Li (2008). "PARSEC vs. SPLASH-2: A quantitative comparison of two multithreaded benchmark suites on Chip-Multiprocessors". 2008 IEEE International Symposium on Workload Characterization. p. 47. doi:10.1109/IISWC.2008.4636090. ISBN 978-1-4244-2777-2.
- ^ Bienia, Christian; Li, Kai (June 2009), "PARSEC 2.0: A New Benchmark Suite for Chip-Multiprocessors", Proceedings of the 5th Annual Workshop on Modeling, Benchmarking and Simulation, Association for Computing Machinery, New York, NY, USA
