스탠퍼드 DASH

Stanford DASH

스탠포드 DASH는 1980년대 후반 아누프 굽타가 이끄는 집단에 의해 개발된 캐시 정합성 멀티프로세서였다. 헤네시, 마크 호로위츠, 모니카 S. 스탠포드 대학의 램.[1]그것은 스탠포드에서 설계된 한 쌍의 디렉터리 보드를 최대 16대의 SGI IRIS 4D 파워 시리즈 기계에 추가한 다음, 스탠포드 수정 버전의 토러스 라우팅 칩을 사용하여 메쉬 토폴로지에 시스템을 연결하는 것에 기초했다.[2]스탠포드에서 설계한 IASB와 FASB는 스탠포드 DASH가 최대 64개의 프로세서에 대해 분산 공유 메모리를 지원할 수 있도록 디렉토리 기반 캐시 일관성 프로토콜을[3] 구현하였다.스탠포드 DASH는 릴리즈 일관성을 포함한 취약한 메모리 일관성 모델을 지원하고 공식화하는 데 도움을 준 것으로도 유명하다.[4]Stanford DASH는 확장 가능한 캐시 일관성을 포함하는 최초의 운영 기계였기 때문에, 상업적으로 이용 가능한 SGI Origin 2000뿐만 아니라 후속 컴퓨터 과학 연구에 영향을 주었다.[5]스탠포드 DASH는 컴퓨터 건축에[6] 관한 국제 심포지엄과 몇몇 컴퓨터 과학 서적에서 선별된 논문들의 25주년 회고전에 포함되어 있으며,[7][8][9][10][11] 에든버러 대학교에서 시뮬레이션한 바 있으며,[12] 현대 컴퓨터 과학 수업에서 사례 연구로 사용되고 있다.[13][14]null

참조

  1. ^ Lenoski, Daniel; Laudon, James; Gharachorloo, Kourosh; Weber, Wolf-Dietrich; Gupta, Anoop; Hennessy, John; Horowitz, Mark; Lam, Monica S. (1992). "The Stanford Dash Multiprocessor". Computer. 25 (3): 63–79. doi:10.1109/2.121510. S2CID 9731523.
  2. ^ Dally, William J.; Seitz, Charles L. (1986). "The torus routing chip". Distributed Computing. 1 (4): 187–196. doi:10.1007/BF01660031. S2CID 10500442.
  3. ^ Lenoski, Daniel; Laudon, James; Gharachorloo, Kourosh; Gupta, Anoop; Hennessy, John (1990). "The directory-based cache coherence protocol for the DASH multiprocessor". Proceedings of the 17th Annual International symposium on Computer Architecture. ACM. pp. 148–159. doi:10.1145/325164.325132.
  4. ^ Gharachorloo, Kourosh; Lenoski, Daniel; Laudon, James; Gibbons, Phillip; Gupta, Anoop; Hennessy, John (1990). "Memory consistency and event ordering in scalable shared-memory multiprocessors". Proceedings of the 17th annual international symposium on Computer Architecture. pp. 15–26. doi:10.1145/325096.325102.
  5. ^ Hennessy, John; Patterson, David (2003). Computer Architecture: A Quantitative Approach (Third ed.). Morgan Kaufmann. pp. 655. ISBN 978-1-558-60596-1.
  6. ^ Lenoski, Daniel; Laudon, James; Joe, Truman; Nakahira, David; Stevens, Luis; Gupta, Anoop; Hennessy, John (1998). "The DASH prototype: Implementation and Performance". In Sohi, Gurindar (ed.). 25 years of the International Symposia on Computer Architecture (Selected Papers). pp. 418–429.
  7. ^ Suzuki, Norihisa (1992). Shared Memory Multiprocessing. The MIT Press. pp. 391–406. ISBN 978-0-262-19322-1.
  8. ^ Loshin, David (1994). High Performance Computing Demystified. Academic Press. pp. 80, 91. ISBN 978-0-124-55825-0.
  9. ^ Parhami, Behrooz (1999). Introduction to Parallel Processing: Algorithms and Architectures. Springer. pp. 450–451. ISBN 978-0-306-45970-2.
  10. ^ Hill, Mark; Jouppi, Norman; Sohi, Gurindar (2000). Readings in Computer Architecture. Morgan Kaufmann. pp. 583–599. ISBN 978-1-55860-539-8.
  11. ^ Dandamudi, Sivarama (2003). Hierarchical Scheduling in Parallel and Cluster Systems. Series in Computer Science. Springer US. pp. 21–22. doi:10.1007/978-1-4615-0133-6. ISBN 978-1-4613-4938-9. S2CID 46434929.
  12. ^ 에든버러 대학교 정보학 연구소 "스탠포드 DASH 아키텍처: 2015년 11월 3일에 검색된 클러스터 시뮬레이션 모델".
  13. ^ 2015년 11월 3일 "The University of Texas at Austin(2007)" "The Stanford Dash Multiprocessor" (The Stanford Dash Multiprocessor, Reeder)
  14. ^ 멍 장 듀크대(2010) "스탠포드 대시 멀티프로세서", 2015년 11월 3일 회수