밸리 채움 회로

Valley-fill circuit
단순밸리충전회로

밸리 채우기 회로는 PFC(passive power-factor correction) 회로의 일종이다.그림의 목적상, AC 입력 전압을 DC 전압으로 변환하는 1단계에 기본 전파 다이오드 브리지 정류기가 표시된다.

작전

AC 전압이 인가되면 정류된 라인 전압은 C1과 C2에 걸쳐 인가되며, C1과 C2가 각각 피크 라인 전압의 약 절반까지 충전될 때까지 D3와 R1을 통해 충전된다.

라인 전압이 피크 아래로 떨어지면 "밸리" 단계로 Vout이 피크 라인 전압의 절반 쪽으로 떨어지기 시작한다.이 때 C1과 C2는 각각 D1과 D2를 통해 Vout에서 부하로 방출되기 시작한다.

R1은 큰 유입 전류와 전자기 간섭(EMI)을 방지하기 위해 필요하다.[1]

장단점

이 디자인의 장점은 간단하다는 것이다.단점은 리플 전압이 여전히 피크 50%일 수 있고, 전체 고조파 왜곡(THD)이 35%로 다소 높다는 점이다.1998년 미국 특허권 US6141230A는 0.98의 출력률과 9.61%의 THD를 제공하며 형광등 밸러스트와 같은 상시 부하 적용에 가장 적합하다.[2][1]

참조

  1. ^ a b 개선된 밸리 채우기 패시브 전류 셰이퍼
  2. ^ "US6141230A: Valley-fill power factor correction circuit". Google Patents. 13 July 1998. Retrieved 23 March 2017.