XAUI

XAUI

10 Gigabit Attachment Unit Interface (XAUI / 'zaii / ZOW-ee )는, IEEE 8023 표준의 조항 47 에 정의되어 있는 10 기가비트이더넷(10 GbE)의 MAC 레이어와 PHY 레이어와의 사이에 XGMII(10 기가비트미디어 인디펜던트 인터페이스)를 확장하기 위한 표준입니다.이름은 10을 뜻하는 로마 숫자 X와 "첨부 장치 인터페이스"의 머리글자를 연결한 것입니다.

XGMII Extender의 목적은 MAC 끝의 XGXS(XGMII Extender Sublayer), PHY 끝의 XGXS 및 이들 사이의 XAUI로 구성되며 XGMII의 동작 거리를 연장하여 인터페이스 수를 줄이는 것입니다.응용 프로그램에는 회로 기판에 분산된 10기가비트 이더넷시스템에서 MAC 컴포넌트와 PHY 컴포넌트 간의 물리적인 분리가 포함됩니다.

작동

XGMII Extender에는 다음과 같은 특징이 있습니다.

  • XGMII에 대한 단순한 신호 매핑
  • 독립된 송수신 데이터 경로
  • XGMII 32비트 데이터와 제어를 전송하는 4레인
  • 저전압 스윙 차동 신호(1600mVp-p)
  • 셀프 타임 인터페이스를 통해 PCS에 대한 지터 제어 가능
  • 다른 10 기가비트/초 인터페이스와의 공유 테크놀로지
  • 다른 10 기가비트/초 이더넷 블록과의 공유 기능
  • 8b/10b 인코딩 사용률

다음은 XGXS 및 XAUI의 주요 개념 목록입니다.

  • 옵션의 XGMII Extender를 Reconciation Sublayer와 PHY(물리층) 사이에 삽입하면 XGMII의 물리적인 도달 범위를 투과적으로 확장하고 인터페이스 핀 수를 72에서 16으로 줄일 수 있습니다.
  • XGMII는 4개의 레인으로 구성되어 있으며 각 레인은 관련 클럭의 각 엣지에서 데이터 옥텟 또는 제어 문자를 전송합니다.송신원 XGXS 는, XGMII 레인의 바이트를, 셀프 클럭 된 시리얼, 8 b/10 b 부호화 데이터 스트림으로 변환합니다.4개의 XGMII 레인 각각은 4개의 XAUI 레인 중 하나를 통해 전송됩니다.
  • 소스 XGXS는 XGMII 아이돌 제어 문자(인터프레임)를 8b/10b 코드시퀀스로 변환합니다.행선지 XGXS 는, 각 XAUI 레인으로부터 클럭과 데이터를 회복해, 4 개의 XAUI 레인을 싱글 클럭 XGMII 에 디스큐 합니다.
  • 행선지 XGXS 는, 인터프레임 코드 시퀀스를 XGMII 아이돌 제어 문자로 되돌리기 전에, 클럭환율 시차 보정에 필요한 경우에 인터프레임에 추가 또는 삭제를 실시합니다.
  • XGXS 에서는, IEEE 802.3 사양의 조항 48 에 지정되어 있는 10GBASE-X PCS 및 PMA 와 같은 코드 및 부호화 룰이 사용됩니다.
  • 4개의 수신 및 송신 레인은 각각 3.125 Gbit/s의 속도로 동작합니다.
  • XAUI에는 일종의 자동 디스윙을 사용하여 차선 간 신호 스위칭 문제를 해결할 수 있는 기능이 내장되어 있습니다.신호는 4개 레인의 루팅을 정확하게 일치시키지 않고 XAUI 회선의 송신기 끝에서 시작할 수 있으며, [1]수신기에서 신호가 자동으로 디스큐됩니다.

RXAUI

Reduced Pin eXtended Attachment Unit Interface(RXAUI)는 Marvell 및 Dune[3] Networks(나중에 Broadcom에[4] 인수됨)가 인터페이스[2] 핀 수를 줄임으로써 포트 밀도를 높이는 것을 목적으로 한 독자적인 변경입니다.3.125 Gbit/s로 작동하는 표준 XAUI의 4개 레인은 6.25 Gbit/s로 2개 레인으로 대체됩니다.따라서 집적회선의 16핀(4개의 송신+4개의 차동쌍)은 1개의 XAUI 포트 또는2개의 RXAUI 포트 중 하나를 제공할 수 있습니다.

또한 이 사양에서는 XAUI-RXAUI 어댑터를 정의하고 Verilog RTL [2]코드로 구현합니다.FPGA 벤더는 IP 블록으로서 독자적인 [5][6]실장을 제공하고 있습니다.

적용들

용도

옵션의 XGMII 익스텐더로서 XAUI 를 실장하는 것은, 주로, 프린트 기판에 트레이스를 실장하는 칩 투 칩(집적 회로와 집적 회로) 인터페이스입니다.XGMII가 전기적으로 약 7cm의 거리로 제한되는 경우 XGMII Extender는 최대 약 50cm의 거리를 허용합니다.

가동률

XGMII Extender는 XGMII의 10Gbit/s 데이터 레이트를 지원합니다.10 Gbit/s MAC 데이터 스트림은 XGMII에서 4개의 레인으로 변환됩니다(송신의 경우 조정 서브레이어에 의해, 수신의 경우 PHY에 의해).각 레인의 바이트스트림은 XGXS에 의해 8b/10b로 부호화되어 공칭 레이트 3.125기가보드로 XAUI 경유로 전송됩니다.XGMII Extender(PHY XGXS)의 PHY 끝의 XGXS와 RS 끝의 XGXS(DTE XGXS)는 독립된 클럭으로 동작할 수 있습니다.

기능 할당

XGMII Extender는 조정 서브레이어 및 PHY 디바이스에 대해 투과적이며 DTE 송수신 데이터 경로에서 동일한 기능을 사용하여 대칭적으로 동작합니다.XGMII Extender는 논리적으로 각 방향의 XAUI 데이터 경로와 상호 연결된2개의 XGXS로 구성됩니다.1 개의 XGXS 는, DTE 송신 패스의 XAUI 데이터 패스의 송신원 및 수신 패스의 수신처로서 기능합니다.다른 한쪽의 XGXS 는, 송신 패스내의 행선지 및 수신 패스내의 송신원입니다.각 XAUI 데이터 경로는 4개의 시리얼 레인으로 구성됩니다.XGMII Extender의 모든 사양은 XGMII에서 XAUI로 변환된 후 XGMII로 다시 변환된 것으로 가정하여 기술되어 있지만 XGMII Extender가 지정된 모든 변환이 이루어진 것처럼 동작하는 경우에는 다른 기술을 사용할 수 있습니다.예를 들어 10GBASE-LX4 8b/10b PHY에서 옵션의 XAUI를 사용하는 경우입니다.여기서 조정 서브레이어에 대한 XGXS 인터페이스는 PHY에 필요한 PCS 및 PMA 기능을 제공합니다.이 경우 XAUI의 PHY 끝에는 XGXS 레이어가 필요하지 않습니다.단, PHY 지터 요건을 충족하기 위해서는 XAUI에 도입된 지터를 제거하는 수단이 필요할 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ "Clause 47. XGMII Extender Sublayer (XGXS) and 10 Gigabit Attachment Unit Interface (XAUI)". IEEE Std 802.3-2008 Section 4 (PDF). Institute of Electrical and Electronics Engineers. 2008. pp. 211–224. Retrieved May 9, 2011.
  2. ^ a b Marvell MV-S 105386-00 RXAUI 인터페이스 및 RXAUI 어댑터 사양
  3. ^ Dune Networks DN-DS-RXAUI-Spec v1.0, RXAUI - 축소 핀 XAUI
  4. ^ Broadcom이 Dune Networks를 1억7800만달러에 인수하여 초고속 네트워크 칩을 제작
  5. ^ Xilinx, LogiCORE IP RXAUI v2.1
  6. ^ Altera, 10기가비트 절감 XAUI PCS 코어 제품 개요

외부 링크