제어 버스
Control bus컴퓨터 아키텍처에서 제어버스는 시스템버스의 일부이며 컴퓨터 내의 다른 디바이스와 통신하기 위해 CPU에 의해 사용됩니다.어드레스 버스는 CPU가 통신하고 있는 디바이스에 관한 정보를 반송하고, 데이터 버스는 처리되고 있는 실제 데이터를 반송하는 한편, 제어 버스는 CPU로부터의 명령어를 반송하고, 디바이스로부터의 상태 신호를 반송한다.예를 들어, 데이터를 읽거나 디바이스에 쓰는 경우, 적절한 회선(읽기 또는 쓰기)이 액티브하게 됩니다(논리 회선).
회선
제어 버스의 라인 수 및 타입은 다양하지만 모든 마이크로프로세서에 공통되는 다음과 같은 기본 라인이 있습니다.
- ( { } ） 。액티브한 경우(로직 제로) 디바이스가 CPU에 의해 읽히고 있는 것을 나타내는 단일 행.
- ( { {} ） 。액티브한 경우(로직 제로), 디바이스가 CPU에 의해 기입되고 있는 것을 나타내는 단일 행.
- 바이트 활성화( { \ style \ { E} ） 。데이터의 크기를 나타내는 행의 그룹(8, 16, 32, 64 바이트).
제어 버스의 RD 및 WR 신호는 RAM의 읽기 또는 쓰기를 제어하여 데이터 [1]버스에서의 버스 경합을 방지합니다.
추가 라인은 마이크로프로세서에 의존합니다.다음은 예를 제시하겠습니다.
- 전송 ACK(「확인」).데이터가 단말기에 의해 확인(읽기)되었음을 나타내는 정보를 전달합니다.
- 버스 요구(BR, BREQ 또는 BRQ).디바이스가 (데이터) 버스 사용을 요구하고 있음을 나타냅니다.
- 버스 그랜트(BG 또는 BGRT).CPU가 버스에 대한 액세스를 허용했음을 나타냅니다.
- Interrupt Request(IRQ; 인터럽트 요구).priority가 낮은 디바이스가 CPU에 대한 액세스를 요구하고 있습니다.
- 클럭 신호이 회선의 신호는 CPU와 디바이스 간의 데이터 동기화에 사용됩니다.
- 재설정. 이 회선이 활성화되면 CPU가 하드 재부팅을 수행합니다.
여러 버스 마스터가 있는 시스템에는 어드레스 버스를 운전하는 버스 마스터를 제어하는 추가 제어 버스 신호가 있어 어드레스 [1]버스에서의 버스 경합을 방지합니다.
「 」를 참조해 주세요.
레퍼런스
외부 링크
- Webopedia에 의한 정의.
- 리버사이드 캘리포니아 대학의 컴퓨터 시스템 조직.
- 로스앤젤레스 캘리포니아 주립대학에서 열린 PowerPoint 프레젠테이션 '하드웨어와 소프트웨어 아키텍처'
