일반적인 전기 I/O
Common Electrical I/OCommon Electrical I/O(CEI; 공통 전기 I/O)는 OIF(광학식 인터넷 워킹 포럼)에 의해 발표된 일련의 영향력 있는 상호 운용성 계약(IA)을 말합니다.CEI는 3.125, 6, 11, 25-28 및 56 Gbit/s 전기 인터페이스의 전기적 요건과 지터 요건을 정의합니다.
CEI, 공통 전기 I/O
OIF가 발행하는 Common Electrical I/O(CEI) Interoperability Agreement에서는 3.125, 6, 11, 25-28 및 56 Gbit/s SerDes 인터페이스의 전기적 요건과 지터 요건을 정의하고 있습니다.이 CEI 사양은 2004년부터 업계용 SerDes 인터페이스를 정의하여 큰 영향력을 발휘하고 있습니다.OIF의 전기 인터페이스 개발은 2000년 SPI-3에서 시작되었으며, 2003년에 첫 번째 차동 인터페이스가 발표되었습니다.7세대 전기 인터페이스인 CEI-56G에서는 56기가비트/초 인터페이스의 5가지 범위가 정의되어 있습니다.OIF는 CEI-112G [1]프로젝트로 8세대 작업을 시작했다.CEI는 그 긴 수명 동안 많은 다른 표준 조직에 의해 다른 많은 시리얼인터페이스 표준에 영향을 주거나 채택 또는 채택되어 왔습니다.SerDes 인터페이스는 대부분의 ASIC 및 FPGA 제품에서 CEI를 기반으로 개발되었습니다.
CEI 직속 전임자
2000년대 내내 OIF는 여러 세대의 디바이스 개발에 영향을 미치는 중요한 일련의 인터페이스를 생산했습니다.2000년 PMC-Sierra에 의한 PL-3 인터페이스 기증 이후 OIF는 패킷인터페이스의 System Packet Interface(SPI; 시스템패킷 인터페이스) 패밀리를 작성했습니다.SPI-3 및 SPI-4.2는 2006년 SPI-5 세대에서 밀접하게 관련된 Interlaken 표준으로 대체되기 전까지 2세대의 디바이스를 정의했습니다.
OIF에서는 SPI와 병행하여 SerDes Framer Interface(SFI) 패밀리 사양도 정의되어 있습니다.SPI-5 및 SFI-5 개발의 일환으로 공통 전기 인터페이스는 SxI-5로 개발되었습니다.SxI-5는 개별 SPI 및 SFI 문서로부터 떨어져 있는 전기 I/O 인터페이스를 추상화했습니다.이 추상화는 매우 성공적인 CEI 제품군의 상호운용성 계약(Interoperability Agreement)을 위한 토대를 마련했으며, 한 세대 후에 CEI 1.0의 원래 릴리스에 통합되었습니다.
OIF 전기 인터페이스 세대
제너레이션 | IA 제목 | 술집. ~하듯이 | 조항 #의 | 맥스. 한 쌍당 | 멀티 약간 평가하다 와이어당 | 전형적인. 응용 프로그램 -cation | 연도 퍼브 | 채택, 적응 또는 영향받은 | 숫자 범위 | 모드 동작 | |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 8 | CEI-112G | 아마도 CEI 5.0 | 116 기가비트/초 | 580배 | 800GE~100GE | (2016년 예정) | 5 | ||||
| 7 | CEI-56G | CEI 4.0[2][3] | 16-22 | 56 기가비트/초 | 290배 | 400GE ~ 50GE | 2017 | IEEE 802.3bs 및 802.3cd, Infiniband HDR, 64G 파이버 채널 | 5 | NRZ, PAM-4 및 ENRZ | |
| 6.5 | CEI-28G(25G LR 추가) | CEI 3.1 [4] | 11 | 28 기가비트/초(LR의 경우 25) | 140배 | 100GE ~ 25GE | 2011 | InfiniBand EDR, 32G 파이버 채널, SATA 3.2, IEEE 802.3 100GBASE-KR4, 100GBASE-CR4, CAUI4, SAS-4, 인터라켄 1.9 | 4 | NRZ | |
| 6 | CEI-28G | CEI 3.0,[5] | 10, 12-14 | 28 기가비트/초 | 140배 | 100GE ~ 25GE | 2008 | InfiniBand EDR, 32GFC, SATA 3.2, IEEE 802.3 CAUI4, SAS-4, 인터라켄 1.9 | 4 | NRZ | |
| 5 | CEI-11G | CEI 2.0 | 8-9 | 11 기가비트/초 | 55배 | OC-768, 100GE, 40GE | 2008 | InfiniBand QDR, 10GBASE-KR, 10GFC, 16GFC, SAS-3, RapidIO v3, 인터라켄 | 3 | NRZ | |
| 4 | CEI-6G | CEI 1.0 | 6-7 | 6 기가비트/초 | 30배 | OC-768 (최대 40 기가비트/초) | 2004 | 4GFC, 8GFC, InfiniBand DDR, SATA 3.0, SAS-2, 고속IO v2, HyperTransport 3.1, 인터라켄 | 2 | NRZ | |
| 3 | SxI-5 | SxI-5 및 CEI 1.0 | 4-5 | 3.125 기가비트/초 | 16배 | OC-192, 10GE | 2002, 2004 | 인터라켄, SPI-5, SFI-5, FC 2G, InfiniBand SDR, XAUI, 10GBASE-KX4, 10GBASE-CX4, SATA 2.0, SAS-1, 고속IO v1 | 1 | NRZ | |
| 2 | SPI-4.2 | SPI-4, 4.2 [7] | 0.8 기가비트/초 | 4배 | OC-48 (2.488 기가비트/초) | 2001-2 | HyperTransport 1.03 | 1 | NRZ | ||
| 1 | SPI-3 | SPI-3 | 0.1 기가비트/초(싱글 엔드) | 1 (기준) | OC-12 (0.622 기가비트/초) | 2000 | (PMC-Sierra의 PL-3에서) | 1 | NRZ |
이 개발 경로의 두 이전 세대는 1994년과 1995년 ATM 포럼에서 동일한 개인에 의해 정의되었습니다.이러한 사양을 유토피아 레벨 1, 2라고 부릅니다.이것들은 25 Mbit/s(0.025 Gbit/s) 및 50 Mbit/s의 와이어 싱글 엔드로 동작하며 [8]OC-3(155 Mbit/s) 어플리케이션에서 사용되었습니다.PL-3은, 이전의 인터페이스에 의해서 전송 된 셀의 패킷 확장입니다.
공개 데모
초안 [9]CEI-56G IA에 대한 준거 구현은 2015년, 2016년 및 2017년 광섬유 회의의 OIF 부스에서 시연되었습니다.
레퍼런스
- ^ "OIF Launches CEI-112G Project for 100G Serial Electrical Links". Businesswire, 30 Aug 2016.
- ^ "Common Electrical I/O (CEI) - Electrical and Jitter Interoperability agreements for 6G+ bps, 11G+ bps, 25G+, and 56G+ bps I/O" (PDF). OIF, Dec 2017.[영구 데드링크]
- ^ "OIF CEI Technology For 56 Gbps Available For Wider Industry Adoption". OIF, Jan 2018.
- ^ "Common Electrical I/O (CEI) - Electrical and Jitter Interoperability agreements for 6G+ bps, 11G+ bps and 25G+ bps I/O" (PDF). OIF, 8 Feb 2014.
- ^ "Common Electrical I/O (CEI) - Electrical and Jitter Interoperability agreements for 6G+ bps, 11G+ bps and 25G+ bps I/O" (PDF). OIF, Sept 2011. Archived from the original (PDF) on 2018-01-18. Retrieved 2017-05-08.
- ^ "System Interface Level 5 (SxI-5): Common Electrical Characteristics for 2.488 – 3.125Gbps Parallel Interfaces" (PDF). OIF, Oct 2005. Archived from the original (PDF) on 2018-02-19. Retrieved 2017-05-08.
- ^ "System Packet Interface Level 4 (SPI-4) Phase 2 Revision 1: OC-192 System Interface for Physical and Link Layer Devices" (PDF). OIF, 15 Oct 2003.[영구 데드링크]
- ^ "OIF shows 56G electrical interfaces & CFP2-ACO". Gazzettabyte, 25 Mar 2015.
- ^ "ATM Physical Layers" (PDF). Washington University at St. Louis (originally published by Ohio State), ~1998.
