RISC 단일 칩

RISC Single Chip

RISC 싱글 칩(RSC)은 국제 비즈니스 머신(IBM)이 개발하고 제조한 단일 칩 마이크로프로세서다.RSC는 POWER 명령 집합 아키텍처(ISA)를 구현한 멀티칩 중앙처리장치(CPU)인 POWER1의 기능을 줄인 싱글칩 구현이었다.모델 220 및 230과 같은 IBM RS/6000 제품군의 엔트리 레벨 워크스테이션 모델에서 사용되었다.

RSC 칩의 논리 도식도

RSC는 33 MHz와 45 MHz의 주파수에서 작동했다.고정 포인트 유닛, 플로팅 포인트 유닛, 분기 프로세서의 세 가지 실행 유닛과 8KB 통합 명령 및 데이터 캐시를 가지고 있다.POWER1과 마찬가지로 메모리 제어기와 I/O는 메모리 인터페이스 유닛과 시퀀서 유닛의 기능을 담당하는 기능 유닛과 긴밀하게 통합되었으며,[clarification needed] 프로세서와 동일한 다이(die)에 상주하였다.RSC는 고정점 실행 단위(FXU), 부동점 실행 단위(FPU), 메모리 관리 단위(MMU), 메모리 인터페이스 단위(MIU), 시퀀서 단위, 공통 온칩 프로세서 단위(COP), 명령 인출 단위, 명령 대기열 및 디스패치 단위 등 9개 기능 단위를 포함한다.

고정 지점 장치는 정수 명령을 실행하고 로드 저장소 작업에서 주소를 생성하고 지점 명령의 일부를 생성한다.디코드, 실행, 쓰기 등으로 구성된 3단계 파이프라인을 갖추고 있다.일부 지침은 완료되기 전에 실행 단계에서 여러 사이클을 필요로 한다.

부동 소수점 장치는 부동 소수점 명령을 실행한다.POWER1과 달리 RSC는 장치가 장착되어야 하는 제한된 다이 영역으로 인해 레지스터 이름 변경 기능이 없다.다이 영역을 더욱 절약하기 위해 부동소수점 곱하기 배열은 32비트 폭이다.64비트(이중 정밀) 연산을 수행하기 위해 피연산자를 두 개로 분할하고 명령어는 곱하기 추가 배열을 통해 두 번 통과한다.플로팅 포인트 파이프라인은 디코딩, 곱하기, 추가, 쓰기 등 4단계로 구성된다.

RSC에는 POWER1과 같은 별도의 명령과 대형 데이터 캐시가 아닌 8KB의 통합 캐시가 있다.유니파이드 캐시는 양방향 집합 연관성이 있으며 스토어 미스(miss)에 대한 재로드가 없는 스토어-스루 정책 및 가장 최근에 사용된(LRU) 교체 정책을 사용한다.캐시 라인 크기는 64바이트로, 각 캐시 라인은 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의 4개의주기마다 4개의 단어를 읽을 수 있고 2개의 이중 단어를 쓸 수 있다.

메모리 데이터 버스는 72비트 폭이며, 데이터 경로에 64비트가 사용되며 오류 수정 코드(ECC)에 8비트가 사용된다.메모리 인터페이스 유닛은 버스를 관리하고 프로세서에 들어오는 데이터에 대해 ECC 점검을 수행한다.ECC 논리는 단일 비트 오류를 수정할 수 있다.POWER1에 비해 RSC 메모리 데이터 버스는 폭이 좁고 맞춤형 메모리 카드 대신 업계 표준 SIMM을 사용한다.

RSC에는 최소 피쳐 크기가 0.8μm이고 배선이 3단계인 보완 금속-산화물 반도체(CMOS) 공정에서 IBM이 제조한 14.9mm 15.2mm(226.48mm2) 다이 위에 약 100만 개의 트랜지스터가 들어 있었다.그것은 201개의 신호 핀이 있는 36mm x 36mm 세라믹 핀 격자 배열 모듈로 포장되어 있다.3.6V의 전원이 필요했고 33MHz에서 작동하는 동안 4와트를 소비했다.

참고 항목

  • PowerPC 601은 기본적으로 일부 PowerPC 지침이 추가된 RSC의 저렴하고 강력하지 않은 버전이었다.
  • RSC의 방사선 경화 버전인 RAD6000.

참조

  • Moore, C. R., Balser, D. M., Muhich, J. S., and East, R. E. (1992). "IBM Single Chip RISC Processor (RSC)" (PDF). Proceedings of the 1991 IEEE International Conference on Computer Design on VLSI in Computer & Processors. IEEE Computer Society. pp. 200–204. ISBN 978-0-8186-3110-8. Archived from the original (PDF) on 4 October 2013.{{cite conference}}: CS1 maint : 복수이름 : 작성자 목록(링크)