웨이퍼 테스트

Wafer testing

웨이퍼 테스트는 반도체 소자 제작 과정에서 이뤄지는 단계다.웨이퍼를 다이 준비로 보내기 전에 수행되는 이 단계 동안 웨이퍼에 존재하는 모든 개별 집적 회로에 특별한 테스트 패턴을 적용하여 기능 결함을 테스트한다.웨이퍼 테스트는 웨이퍼 프로버라고 불리는 테스트 장비에 의해 수행된다.웨이퍼 테스트 프로세스는 다음과 같은 여러 가지 방법으로 참조할 수 있다.웨이퍼 최종 테스트(WFT), 전자 다이 소트(EDS) 및 회로 프로브(CP)가 가장 일반적일 수 있다.null

웨이퍼 프로버

8인치 반도체 웨이퍼 프로버(커버 패널, 테스터 및 프로브 카드 요소 제거 포함)

웨이퍼 프로버는 집적 회로를 테스트하는 데 사용되는 기계(자동 테스트 장비)이다.전기 테스트의 경우, 웨이퍼 척에 진공으로 장착된 웨이퍼가 전기 접점으로 이동하는 동안 프로브 카드라는 현미경 접점 또는 프로브가 제자리에 고정되어 있다.다이(또는 주사위 배열)가 전기적으로 테스트되면 프로버는 웨이퍼를 다음 다이(또는 배열)로 이동하고 다음 테스트를 시작할 수 있다.웨이퍼 프로버는 보통 웨이퍼를 캐리어(또는 카세트)에서 로딩 및 언로딩하는 역할을 하며 웨이퍼의 접촉 패드와 프로브 팁 사이의 정확한 등록을 보장하기 위해 웨이퍼를 충분히 정확하게 정렬할 수 있는 자동 패턴 인식 광학 장치가 장착되어 있다.null

스택형 칩 스케일 패키지(SCSP) 또는 패키지형 시스템(SiP)과 같은 오늘날의 멀티 다이 패키지의 경우, 알려진 테스트 다이(KTD) 및 알려진 양호한 다이(KGD) 식별을 위한 비접촉식(RF) 프로브의 개발은 전체 시스템 수율을 증가시키는 데 매우 중요하다.null

웨이퍼 프로버는 웨이퍼 스크리브 라인에서 테스트 회로도 연습한다.일부 회사들은 이러한 스크리브 라인 시험 구조로부터 기기 성능에 대한 대부분의 정보를 얻는다.[1][2][3]null

모든 테스트 패턴이 특정 다이(die)에 대해 통과하면 그 위치는 나중에 IC 포장 중에 사용하도록 기억된다.때때로 다이에는 수리에 사용할 수 있는 내부 예비 자원이 있다(즉, 플래시 메모리 IC). 일부 테스트 패턴을 통과하지 못하면 이러한 예비 자원을 사용할 수 있다.실패한 다이의 중복이 가능하지 않을 경우 다이는 결함이 있는 것으로 간주되어 폐기된다.비통과 회로는 일반적으로 다이 중간에 작은 잉크 점으로 표시되거나 통과/비통과 정보가 웨이퍼맵이라는 파일에 저장된다.이 지도는 통을 이용하여 통과와 비통과 다이를 분류한다.그리고 나서 쓰레기통은 좋은 주사위 또는 나쁜 주사위로 정의된다.그런 다음 이 웨이퍼맵은 다이 부착 공정으로 전송되며, 다이 부착 공정은 통과 회로만 선다이의 빈 번호를 선택하여 픽업한다.불량 다이를 표시하기 위해 잉크 점이 사용되지 않는 과정을 기판 매핑이라고 한다.잉크 점을 사용하면 후속 다이 취급 장비의 비전 시스템이 잉크 점을 인식하여 다이 자격을 박탈할 수 있다.null

매우 구체적인 경우에, 일부 테스트 패턴을 통과하지만 모든 테스트 패턴을 통과하지 못하는 다이(die)는 여전히 제품으로서 사용될 수 있으며, 일반적으로 기능이 제한적이다.이것의 가장 일반적인 예는 온 다이 캐시 메모리의 한 부분만 작동하는 마이크로프로세서다.이 경우 프로세서는 더 적은 양의 메모리와 더 낮은 성능을 가진 저비용 부품으로 판매될 수 있다.또한 불량 다이가 확인되면 불량 빈으로 인한 다이는 생산 담당자가 조립 라인 설치에 사용할 수 있다.null

모든 시험 패턴의 내용과 통합 회로에 적용하는 순서를 시험 프로그램이라고 한다.null

IC 패키징 후 패키지 칩은 IC 테스트 단계에서 다시 테스트되며, 일반적으로 테스트 패턴이 동일하거나 매우 유사하다.이 때문에 웨이퍼 테스트는 불필요하고 중복된 단계라고 생각할 수 있다.실제로는 결함이 있는 다이를 제거하면 결함이 있는 기기의 포장 비용이 상당 부분 절약되기 때문에 보통은 그렇지 않다.단, 생산 수율이 높아 결함 기기의 포장 비용보다 웨이퍼 테스트 비용이 더 높을 경우 웨이퍼 테스트 단계를 완전히 생략할 수 있고 다이는 블라인드 어셈블리를 거치게 된다.null

참고 항목

참조

  1. ^ Richard Goering 2006의 "Startup을 통해 IC 가변성 특성 확인 가능"
  2. ^ "스크립트 라인 테스트 회로 내장 LCD 소스 드라이버 IC 테스트"(추상)
  3. ^ 제조 가능성과 통계적 설계를 위한 설계: Michael Orshansky, Sani Nassif, Duane Boning 2007의 건설적 접근법.null ISBN0-387-30928-4ISBN978-0-387-30928-6[1] 페이지 84

참고 문헌 목록

  • Guy A. Perry (Spiral-bound – 2003년 3월 1일) ISBN 978-0965879705의 디지털 반도체 테스트(버전 4.0) 기본 원리
  • 아미르 아프샤르, 1995 ISBN 978-0-7506-9472-8에 의한 반도체 네트워크 테스트(테스트 & 측정) (하드커버)의 원리
  • VLSI 회로의 전력 제한 테스트.IEEE 1149.4 가이드니콜라 니콜리치와 바시르 M. 알 하시미(Kindle Edition - 2003년 2월 28일) ISBN 978-0-306-48731-6의 시험표준(전자시험의 프런티어)
  • 반도체 메모리:Ashok K의 기술, 테스트 및 안정성.샤르마(Hardcover – 2002년 9월 9일) ISBN 978-0780310001