회로 설계 언어
Circuit design languageCDL: Circuit Description Language는 일종의 넷리스트로 전자회로를 [1]기술합니다.일반적으로 회로 도식에서 자동으로 생성됩니다.전자 회로 시뮬레이션 및 레이아웃 대 개략도(LVS) 검사에 사용됩니다.SPICE 넷리스트와 비슷하지만 일부 확장기능이 있습니다.
Cadence Design Systems, Mentor Graphics, Synopsys 등 여러 벤더가 CDL 넷리스트를 지원하고 있지만 이들 솔루션은 독자 사양으로 경쟁 시스템에서 읽을 수 없는 경우가 있습니다.
레퍼런스
- ^ Doman, David (2012). Engineering the CMOS Library: Enhancing Digital Design Kits for Competitive Silicon. John Wiley & Sons. p. 256. ISBN 978-1-118-24304-6.
