반도체 지적재산권 핵심

Semiconductor intellectual property core

전자 설계에서 반도체 지적재산권 코어(SIP 코어), IP 코어 또는 IP 블록은 한쪽의 지적 재산인 논리, 셀 또는 집적회로 레이아웃 설계의 재사용 가능한 단위입니다.IP 코어는 다른 당사자에게 라이선스를 부여하거나 한 당사자가 소유하고 사용할 수 있습니다.이 용어는 의장에 존재하는 특허 또는 소스 코드 저작권의 라이센싱에서 유래합니다.Application-Specific Integrated Circuit(ASIC; 특정 용도 집적회로) 및 Field-Programmable Gate Array(FPGA; 필드 프로그래밍 게이트 어레이) 로직 시스템 설계자는 IP 코어를 빌딩 블록으로 사용할 수 있습니다.

역사

칩 설계에서의 IP 코어의 라이센싱과 사용은 1990년대에 보편화되었습니다.많은 라이선스 업체와 주조 공장들이 시장에서 경쟁하고 있었습니다.2013년에 가장 널리 허가된 IP 코어는 Arm Holdings(시장 점유율 43.2%), Synopsys Inc.(시장 점유율 13.9%), Imagination Technologies(시장 점유율 9%), Cadence Design Systems(시장 [1]점유율 5.1%)입니다.

IP 코어의 종류

칩 설계에 IP 코어를 사용하는 것은 컴퓨터 프로그래밍을 위한 라이브러리 또는 프린트 기판 설계를 위한 이산 집적회로 컴포넌트를 사용하는 것과 유사합니다.각 컴포넌트는 설계 로직의 재사용 가능한 컴포넌트이며, 설계 로직의 작성자에 의해 검증되어 보다 큰 설계에 통합됩니다.

소프트 코어

IP 코어는 일반적으로 Verilog 또는 VHDL 등의 하드웨어 기술 언어로 합성 가능한 RTL로 제공됩니다.이것들은 컴퓨터 프로그래밍 분야에서 C와 같은 낮은 수준의 언어와 유사합니다.칩 설계자에게 RTL로 제공되는 IP 코어를 통해 칩 설계자는 기능 수준에서 설계를 변경할 수 있습니다.단, 많은 IP 벤더는 변경된 [citation needed]설계에 대한 보증이나 지원을 제공하지 않습니다.

IP 코어는 범용 게이트레벨 넷리스트로서 제공되기도 합니다.netlist는 범용 게이트 또는 프로세스 고유의 표준 셀로 구현된 IP의 논리 함수의 부울 대수 표현입니다.범용 게이트로서 실장된 IP 코어는, 임의의 프로세스 테크놀로지에 대해서 컴파일 할 수 있습니다.게이트 레벨의 넷 리스트는 컴퓨터 프로그래밍 분야의 어셈블리 코드 리스트와 유사합니다.넷리스트를 사용하면 IP 코어벤더가 리버스 엔지니어링으로부터 합리적으로 보호할 수 있습니다.참고 항목: 집적회로 레이아웃 설계 보호

넷리스트와 합성 가능한 코어는 모두 합성, 배치 및 라우팅(SPR) 설계 플로우가 가능하기 때문에 소프트 코어라고 불립니다.

하드 코어

하드 코어(또는 하드 매크로)는 아날로그 또는 디지털 IP 코어로, 칩 설계자가 기능을 크게 변경할 수 없습니다.이들은 일반적으로 특정 프로세스 기술에 고유한 하위 수준의 물리적 설명으로 정의됩니다.일반적으로 하드 코어는 칩 타이밍의 퍼포먼스와 특정 [citation needed]테크놀로지의 영역을 보다 정확하게 예측할 수 있습니다.

아날로그 및 혼합 신호 로직은 일반적으로 하드코어로 배포됩니다.따라서 아날로그 IP(SerDes, PLL, DAC, ADC, PHY 등)는 트랜지스터 레이아웃 포맷(GDSII 등)으로 칩 메이커에 제공됩니다.디지털 IP 코어는 레이아웃 형식으로도 제공될 수 있습니다.

낮은 수준의 트랜지스터 레이아웃은 대상 주조 공장의 프로세스 설계 규칙을 준수해야 합니다.따라서 한 주조 공장의 공정을 위해 제공된 하드 코어는 다른 공정이나 주조 공장에 쉽게 이식할 수 없습니다.IBM, Fujitsu, Samsung, TI 등과 같은 상업 주조 공장 운영업체는 자체 주조 공장 프로세스를 위해 구축된 다양한 하드 매크로 IP 기능을 제공하여 고객의 구속을 보장합니다.

IP 코어의 소스

라이선스 기능

가장 잘 알려진 IP 코어의 대부분은 소프트 마이크로프로세서 설계입니다.명령어 세트는 8051이나 PIC 등의 소형8비트 프로세서부터 ARM 아키텍처나 RISC-V 아키텍처 등의 32비트 및 64비트 프로세서까지 다양합니다.이러한 프로세서는 많은 임베디드 시스템의 "브레인"을 형성합니다.로직이 적게 필요하기 때문에 보통 x86과 같은 CISC 명령어세트가 아닌 RISC 명령어세트입니다따라서 디자인이 더 작습니다.게다가 x86의 리더인 인텔과 AMD는 프로세서 설계의 지적 재산을 엄격하게 보호하고 있으며, x86-64 시리즈 마이크로프로세서에는 이 비즈니스 모델을 사용하지 않습니다.

IP 코어는 PCI Express, SDRAM, 이더넷, LCD 디스플레이, AC'97 오디오, USB 등 다양한 주변기기 컨트롤러에도 라이선스되어 있습니다.이러한 인터페이스의 대부분은 고속, 고전압, 또는 고임피던스 신호를 칩 외부에서 수신하기 위해 디지털 로직과 아날로그 IP 코어가 모두 필요합니다.

위에서 설명한 소프트웨어 프로그램 가능한 소프트 마이크로프로세서와 달리 "하드 와이어드" 디지털 로직 IP 코어는 MP3 오디오 디코드, 3D GPU, 디지털 비디오 인코딩/디코딩 및 FFT, DCT 또는 Viterbi 코딩과 같은 기타 DSP 기능에도 사용할 수 있습니다.

벤더

다음 항목도 참조하십시오.반도체 IP 코어 벤더 목록

IP 핵심 개발자와 라이선서는 개인부터 수십억 달러 규모의 기업까지 다양하다.개발자와 칩 제조 고객은 전 세계에 있습니다.

Silicon Intelligent Property(SIP, Silicon IP)는 고객에게 자사의 기술을 지적 재산으로 라이선스하는 반도체 회사의 비즈니스 모델입니다.이 같은 비즈니스 모델을 가진 기업은 고객에게 물리적인 칩을 제공하지 않고 특정 기능 블록을 제공함으로써 고객의 칩 개발을 촉진하는 팹리스 반도체 기업이다.일반적으로 고객은 반도체 회사 또는 자체 반도체 개발을 하는 모듈 개발업체입니다.복잡한 장치를 제작하고자 하는 기업은 자체 설계를 개발하는 대신 마이크로프로세서 등 잘 테스트된 다른 회사의 기능 블록을 사용할 수 있는 권리를 부여할 수 있으며, 이 경우 시간과 비용이 추가로 소요됩니다.

실리콘 IP 산업은 수년 동안 안정적인 성장을 해왔다.흔히 스타 IP라고 불리는 가장 성공적인 실리콘 IP 회사에는 ARM Holdings와 Rambus가 있습니다.가트너 그룹은 2005년 실리콘 지적 재산 관련 매출 총액을 15억 달러로 추산했으며 연간 성장률은 [2][needs update]약 30%에 이를 것으로 예상했습니다.

IP 경화

IP 경화는 입증된 설계를 재사용하고 시장 투입 기간 및 위험이 낮은 제조 솔루션을 신속하게 생성하여 설계 코어의 지적 재산(IP)(또는 실리콘 지적 재산)을 제공하는 프로세스입니다.

예를 들어 디지털 신호 프로세서(DSP)는 RTL 형식의 소프트 코어로 개발되며 다양한 기술 또는 다양한 주조 공장을 대상으로 하여 다양한 구현을 수행할 수 있습니다.IP 강화 프로세스는 소프트 코어에서 재사용 가능한 하드(하드웨어[clarification needed]) 코어를 생성하는 프로세스입니다.이러한 하드 IP의 주요 장점은 IP가 미리 구현되어 있고 소프트 코어의 유연성을 제공하는 예측 가능한 특성입니다.검증을 위한 시뮬레이션 모델 세트가 함께 제공될 수 있습니다.

소프트 IP를 강화하기 위해서는 대상 기술의 품질, 설계 목표 및 방법 기술을 사용해야 합니다.하드 IP는 타깃 테크놀로지 및 어플리케이션에서 증명되었습니다.예를 들어, GDS II 형식의 하드 코어는 DRC(설계 규칙 검사) 및 LVS에서 청소한다고 합니다(레이아웃 대 개략도 참조).즉, 특정 [3][4]주조 공장에서 제조에 필요한 모든 규칙을 통과시킬 수 있습니다.

무료 오픈 소스

2000년경부터 OpenCores.org은 VHDL 및 Verilog로 작성된 다양한 소프트 코어를 제공하고 있습니다.이들 코어는 모두 GNU General Public License나 BSD와 같은 [5]무료 오픈소스 소프트웨어 라이선스로 제공됩니다.2010년 이후, RISC-V등의 대처에 의해, 이용 가능한 IP 코어의 수가 큰폭으로 확대되고 있습니다(2019년에는[6] 약 50개).이를 통해 안전하고 효율적인 [7]설계를 개발하기 위한 협업을 강화할 수 있었습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Clark, Peter (April 23, 2014). "Cadence breaks into top four in semi IP core ranking". EE Times Europe. No. N/A. Peter Clark. European Business Press SA. Archived from the original on August 2, 2014. Retrieved July 14, 2014.
  2. ^ Kiat Seng Yeo, Kim Tean Ng, Zhi Hui Kong 집적회로 지적재산권, J. Ross 출판사, 2010 ISBN 1-932159-85-1
  3. ^ http://www.eettaiwan.com/ART_8800406094_480102_AN_71148c3a.HTM 2009-08-04 Wayback Machine IP 경화 by eetTaiwan Dead link 2011 06 30에서 아카이브 완료
  4. ^ [1] IP 강화에 대해 자세히 설명합니다.정부 기관이 설립한 조직은 IP 강화 및 IP 통합 서비스를 제공합니다.중국어로.
  5. ^ "Licensing :: OpenCores". opencores.org. Retrieved 2019-11-14.
  6. ^ "RISC-V Cores and SoC Overview". RISC-V Foundation. Archived from the original on 24 April 2020. Retrieved 8 October 2019.
  7. ^ Daunhauer, Denis. "The relevance of open source intellectual property cores for the IoT development". Internet of Things blog. Deloitte. Retrieved 8 October 2019.

외부 링크