집적회로 레이아웃
Integrated circuit layout
IC 레이아웃, IC 마스크 레이아웃 또는 마스크 설계라고도 하는 집적회로 레이아웃은 집적회로의 컴포넌트를 구성하는 금속층, 산화층 또는 반도체층의 패턴에 대응하는 평면 기하학적 형상의 관점에서 집적회로를 표현한 것입니다.원래 전체 프로세스는 역사적으로 초기 IC가 사진 이미징을 위해 마일러 미디어에 그래픽으로 된 검은색 크레이프 테이프를 사용했기 때문에 테이프 아웃이라고 불렸습니다(오류적으로[who?] 자기 데이터를[citation needed] 참조하는 것으로 생각됨).
많은 화학, 열 및 사진 변수의 상호작용이 알려져 있고 신중하게 제어되는 표준 프로세스를 사용하는 경우 최종 집적회로의 동작은 기하학적 형상의 위치와 상호 연결에 크게 좌우됩니다.레이아웃 엔지니어(또는 레이아웃 기술자)는 컴퓨터 지원 레이아웃 도구를 사용하여 칩을 구성하는 모든 컴포넌트를 특정 기준(일반적으로 성능, 크기, 밀도 및 제조 가능성)을 충족하도록 배치하고 연결합니다.이 프랙티스는, 다음의 2개의 주된 레이아웃 분야로 분할되는 경우가 많습니다.아날로그와 디지털.
생성된 레이아웃은 물리적 검증이라고 하는 프로세스에서 일련의 검사를 통과해야 합니다.이 검증 프로세스에서[1][2] 가장 일반적인 체크는 다음과 같습니다.
모든 검증이 완료되면 레이아웃 후 처리가[3] 적용되어 데이터가 업계 표준 형식(일반적으로 GDSII)으로 변환되어 반도체 주조 공장으로 전송됩니다.이러한 데이터를 주조 공장에 보내는 배치 프로세스의 이정표적 완료를 이제는 "테이프아웃"이라고 합니다.이 주조 공장은 데이터를[3] 마스크 데이터로 변환하여 반도체 장치 제작의 사진 석판 인쇄 공정에서 사용되는 포토마스크를 생성하는 데 사용합니다.
IC 설계의 초창기 시절에는 불투명한 테이프와 필름을 사용하여 손으로 레이아웃을 수행했는데, 이는 인쇄 회로 기판(PCB) 설계의 초기 단계인 테이프 아웃에서 파생된 것입니다.
현대의 IC 레이아웃은 IC 레이아웃 편집기 소프트웨어의 도움으로 이루어지며, 주로 장소 및 경로 도구 또는 도식 기반 레이아웃 도구를 포함하여 EDA 도구를 자동으로 사용합니다.일반적으로 여기에는 표준 셀 라이브러리가 포함됩니다.
기하학적 모양을 선택하고 배치하는 수동 작업을 비공식적으로 "폴리곤 푸시"[4][5][6][7][8]라고 합니다.
「 」를 참조해 주세요.
레퍼런스
- ^ A. Kahng, J. Lienig, I. Markov, J. Hu: VLSI 물리 설계: 그래프 파티션에서 타이밍 클로즈, doi: 10.1007/978-90-481-9591-6, ISBN978-90-481-9590-9, 페이지 10.
- ^ Basu, Joydeep (2019-10-09). "From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology". IETE Journal of Education. 60 (2): 51–64. arXiv:1908.10674. doi:10.1080/09747338.2019.1657787. S2CID 201657819.
- ^ a b J. Lienig, J. Scheible (2020). "Chap. 3.3: Mask Data: Layout Post Processing". Fundamentals of Layout Design for Electronic Circuits. Springer. p. 102-110. doi:10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. S2CID 215840278.
- ^ 더크 얀센 편집장입니다"전자 설계 자동화 핸드북"2010년 39쪽
- ^ 댄 클레인."CMOS IC 레이아웃: 개념, 방법론 및 도구"를 참조하십시오.1999년, 페이지 60
- ^ "회의 기록", 1987. 페이지 118.
- ^ 찰스 A.하퍼; 해롤드 C.Jones, "능동 전자 부품 핸드북", 1996. 페이지 2
- ^ Riko Radojic."More-to-Moore Integration Technology Development 관리" 2018. 페이지 99
추가 정보
- Clein, D. (2000). CMOS IC Layout. Newnes. ISBN 0-7506-7194-7
- Hastings, A. (2005). The Art of Analog Layout. Prentice Hall. ISBN 0-13-146410-8
- Lienig, J., Scheible, J. (2020). Fundamentals of Layout Design for Electronic Circuits. Springer. doi:10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. S2CID 215840278.
{{cite book}}: CS1 maint: 여러 이름: 작성자 목록(링크) - Saint, Ch. and J. (2002). IC Layout Basics. McGraw-Hill. ISBN 0-07-138625-4
