소스 동기
Source-synchronous소스 동기 클로킹은 디지털인터페이스의 타이밍 심볼에 사용되는 기술을 말합니다.구체적으로는 데이터 신호와 함께 클럭 신호를 송신 장치에 송신시키는 기술을 말한다.단방향 데이터 신호의 타이밍은 글로벌클럭(버스 마스터가 생성하는 클럭)이 아니라 이러한 신호를 생성하는 동일한 장치에서 발신되는 클럭(종종 스트로보라고 불립니다)을 참조합니다.글로벌 클럭소스가 시스템 내의 모든 디바이스에 공급되는 시스템 동기 클럭 등의 다른 디지털클로킹토폴로지와 비교하면 소스 동기 클럭토폴로지는 훨씬 고속으로 할 수 있습니다.
이 타입의 크로킹은 DDR SDRAM, SGI XIO 인터페이스, x86 및 Itanium 프로세서용 인텔 프론트 사이드 버스, HyperTransport, SPI-4.2 등 마이크로칩 간의 고속 인터페이스에서 흔히 볼 수 있습니다.
사용 이유
소스 동기 클로킹이 유용한 이유는 특정 반도체 디바이스 내의 모든 회로가 거의 동일한 프로세스 전압 온도(PVT) 변동을 경험하는 것이 관찰되었기 때문입니다.즉, 장치를 통해 데이터에 의해 경험되는 신호 전파 지연은 PVT를 통해 동일한 장치를 통해 클럭에 의해 경험되는 지연을 추적한다.이 장점에 의해, 제3의 디바이스로부터 송신기와 수신기의 양쪽 모두에 클럭을 제공하는 종래의 기술에 비해, 고속의 조작이 가능하게 됩니다.또 다른 장점은 이 기술을 사용할 때 복잡도가 높은 데이터 복구 또는 클럭 데이터 복구 회로(PLL 등)가 필요하지 않다는 것입니다.
또는 더 높은 클럭 속도보다는 선원 동기 클로킹을 이용하는 대형 시스템은 개별 구성요소의 PVT 변동에 대한 높은 허용오차를 가질 수 있다.
타이밍 분석
플립 플랍 등의 동기 논리 요소에는 올바르게 동작하기 위해 충족해야 하는 정적 타이밍 기준이 있습니다.스큐 정렬 클럭이 모든 디바이스에 공급되는 시스템 동기 클럭토폴로지의 기준은 다음과 같습니다.
소스 동기 클럭토폴로지는 T { 와 s k { 의 두 요소를 제거합니다.클럭 신호와 데이터 신호가 모두 동일한 온도와 전압의 동일한 실리콘 상에서 동일한 플립 플랍에 의해 구동되므로 클럭과 데이터 모두에서 볼 수 있는 가 동일해집니다.후자는 같은 이유로 배제됩니다.클럭과 데이터는 동일한 디바이스로 구동되며 (이상적으로) 같은 길이의 와이어로 연결되기 때문에 클럭과 데이터 간의 왜곡이 크게 줄어듭니다. T ck { clock}을 대폭 줄일 수 있습니다.주파수는 클럭 주기에 반비례하므로 결과적으로 클럭 주파수가 증가합니다.
결점
송신원 동기 클로킹을 사용하는 경우의 단점은, 수신 디바이스에 다른 클럭 도메인, 즉 송신 디바이스에 의해서 생성된 스트로브의 클럭 도메인을 작성하는 것입니다.이 스트로브 클럭 도메인은 수신 디바이스의 코어 클럭 도메인과 동기화되지 않는 경우가 많습니다.디바이스에 이미 존재하는 다른 데이터와의 수신 데이터를 적절히 동작시키기 위해서는 수신한 데이터를 수신 디바이스의 코어 클럭 도메인으로 전송하기 위한 동기 로직의 추가 단계가 필요하다.이 단계는 종종 소스 동기 로직과 함께 볼 수 있습니다.이는 일반적으로 글로벌 클럭 시스템에 비해 시스템의 복잡성이 커지지만 일반적으로 복잡성이 증가하는 것보다 훨씬 더 큰 이점이 있습니다.
구현의 다양성
쌍방향 데이터 전송 버스에서는, 각 디바이스로부터 2개의 마주보는 단방향 스트로브를 송신할 수 있습니다.이 경우 스트로보가 프리런인 경우가 많습니다.즉, 스트로보는 전송되는 데이터가 있는지 여부를 계속 토글합니다.
또 다른 변형으로는 스트로보를 전송하기 위해 같은 버스를 공유하는 것입니다.이 경우 스트로보는 데이터를 전송하는 디바이스에서만 전송할 수 있으며 스트로브의 시작과 끝을 나타내기 위해 프리앰블과 포스트앰블의 전송이 필요할 수 있습니다(예: DDR2).
대형 ASIC 또는 프로세서의 경우 동일한 다이의 서로 다른 영역에서 약간 다른 PVT 변화를 설명하기 위해 동일한 두 장치 사이에 여러 스트로브 및 데이터 그룹(같은 스트로보에 관련된 데이터 비트)이 존재할 수 있다.
