동기 회로

Synchronous circuit

디지털 전자제품에서 동기회로(synchronous circuit)는 메모리 소자 상태의 변화가 클럭 신호에 의해 동기되는 디지털 회로이다.순차 디지털 논리 회로에서는 데이터는 플립 플랍 또는 래치라고 불리는 메모리 장치에 저장됩니다.플립 플랍의 출력은 펄스가 "클럭" 입력에 적용되고 플립 플랍의 입력이 출력에 래치될 때까지 일정합니다.동기논리회로에서 클럭이라고 불리는 전자발진기는 "클럭 신호"인 펄스의 문자열(시퀀스)을 생성한다.이 클럭 신호는 모든 스토리지 요소에 적용되므로 이상적인 동기 회로에서는 스토리지 구성요소의 논리 레벨의 모든 변경이 동시에 이루어집니다.각 스토리지 소자에 대한 입력은 다음 클럭이 발생하기 전에 최종 값에 도달하는 것이 이상적이므로 전체 회로의 동작을 정확하게 예측할 수 있습니다.실제로 각 논리연산에는 어느 정도의 지연이 필요하기 때문에 각 동기 시스템이 실행될 수 있는 최대 속도 제한이 발생합니다.

이러한 회선을 올바르게 동작시키기 위해서는 클럭 배전망의 설계에 많은 주의가 필요합니다.정적 타이밍 분석은 최대 안전 동작 속도를 결정하기 위해 자주 사용됩니다.

거의 모든 디지털 회로, 특히 거의 모든 CPU는 글로벌 클럭과 완전히 동기화된 회로입니다.예외는 종종 완전 동기 회로와 비교됩니다.예외는 자기동기회선,[1][2][3][4] 글로벌 비동기 로컬 동기회선 및 완전 비동기회선입니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ 아사다와 이케다 연구소"자기 동기 회로""셀프 동기 FPGA", 2009.
  2. ^ "자기 동기화 구성 가능한 논리 블록"입니다.
  3. ^ 데브린, 벤자민이케다, 마코토, 아사다, 쿠니히로"자체 동기 게이트 레벨 자율 전력 게이트전압 스케일링을 통한 에너지 최소 작동". 2012. doi:10.1587/transele.E95.C.546
  4. ^ Devlin, B.; Ueki, H.; Mori, S.; Miyauchi, S.; Ikeda, M.; Asada, K. "40nm CMOS에서 RSA의 자기 동기 몽고메리 승수 처리 요소의 성능측면 채널 공격 분석". doi: 101101109/6570CC.