프론트 사이드 버스
Front-side bus
프론트 사이드 버스(FSB)는 1990년대와 2000년대에 인텔 칩 기반 컴퓨터에서 자주 사용된 컴퓨터 통신 인터페이스(버스)입니다.EV6 버스는 경쟁 AMD CPU와 동일한 기능을 수행했습니다.일반적으로 양쪽 모두 Central Processing Unit(CPU; 중앙처리장치)와 노스브리지라고 불리는 [1]메모리컨트롤러 허브 사이에 데이터를 전송합니다.
실장에 따라서는, CPU를 캐시에 접속하는 백사이드 버스도 있습니다.이 버스와 연결된 캐시는 전면 버스를 통해 시스템 메모리(RAM)에 액세스하는 것보다 빠릅니다.프론트 사이드 버스의 속도는 종종 컴퓨터 성능을 측정하는 중요한 척도로 사용됩니다.
기존의 프론트 사이드 버스 아키텍처는 최신 볼륨 CPU의 HyperTransport, Intel QuickPath Interconnect 또는 Direct Media Interface로 대체되었습니다.
역사
이 용어는 1990년대에 펜티엄 프로와 펜티엄 II 제품이 발표되었을 때 Intel Corporation에 의해 사용되었습니다.
「전면」이란, 후면이 아닌 프로세서에서 컴퓨터 시스템의 나머지 부분까지의 외부 인터페이스를 말합니다.후면측 버스는 캐시(및 다른 CPU)[2]를 접속할 수 있습니다.
프론트 사이드 버스(FSB)는 주로 PC 관련 메인보드(퍼스널 컴퓨터 및 서버 포함)에서 사용됩니다.임베디드 시스템이나 이와 유사한 소형 컴퓨터에서는 거의 사용되지 않습니다.FSB 설계는 과거 수십 년 동안의 단일 시스템 버스 설계보다 성능이 향상되었지만, 이러한 프론트 사이드 버스를 "시스템 버스"라고 부르기도 합니다.
프론트 사이드 버스는 보통 인텔이 노스브리지 및 사우스브리지로서 구현한 칩셋을 통해 CPU와 나머지 하드웨어를 연결합니다.Peripheral Component Interconnect(PCI; 페리페럴컴포넌트 인터커넥트), Accelerated Graphics Port(AGP; 액셀러레이티드그래픽스 포트), 메모리버스 등 다른 버스들은 모두 칩셋에 접속하여 연결된 디바이스 간에 데이터를 전송합니다.이러한 보조 시스템 버스는 일반적으로 프론트 사이드 버스 클럭에서 파생된 속도로 작동하지만 반드시 동기화할 필요는 없습니다.
AMD의 Torrenza 이니셔티브에 따라 인텔은 FSB CPU 소켓을 서드파티 디바이스에 [3]개방했습니다.2007년 봄 베이징에서 열린 인텔 개발자 포럼에서 발표된 이 발표 이전에는 인텔은 FSB에 접근할 수 있는 사용자를 매우 엄중히 보호하고 있으며 CPU 소켓에 인텔 프로세서를 탑재할 수 있었습니다.첫 번째 예는 필드 프로그래머블 게이트 어레이(FPGA) 코프로세서로 인텔-Xilinx-Nallatech[4] 와 인텔-Altera-XtremeData [5][6][7](2008년에 출하)의 콜라보레이션에 의한 것입니다.
관련 컴포넌트 속도
CPU
프로세서(CPU)가 동작하는 빈도는 경우에 따라서는 프론트 사이드 버스(FSB) 속도에 클럭 승수를 적용하여 결정됩니다.예를 들어, 3200MHz로 동작하는 프로세서는 400MHz FSB를 사용하고 있을 가능성이 있습니다.즉, 내부 클럭 승수 설정(버스/코어 비율이라고도 함)은 8입니다.즉, CPU는 프론트 사이드 버스의 8배 주파수(400MHz × 8 = 3200MHz)로 동작하도록 설정됩니다.FSB 주파수 또는 CPU 멀티플라이어(오버클럭 또는 언더클럭) 중 하나에 따라 CPU 속도가 달라집니다.
기억
FSB 속도의 설정은, 시스템에서 사용할 필요가 있는 메모리의 속도 등급과 직접 관련됩니다.메모리 버스는 프론트 사이드 버스가 CPU와 노스 브릿지를 접속하듯이 노스 브릿지와 RAM을 접속합니다.대부분의 경우 이 두 버스는 같은 주파수로 운행해야 합니다.대부분의 경우 프론트 사이드 버스를 450MHz로 늘리면 메모리가 450MHz로 가동됩니다.
새로운 시스템에서는 메모리 비율이 4:5 등입니다.이 경우 메모리는 FSB의 5/4배 속도로 동작합니다.즉, 400MHz 버스는 메모리를 500MHz로 동작할 수 있습니다.이것은 종종 '비동기식' 시스템이라고 불립니다.CPU와 시스템 아키텍처의 차이로 인해 FSB 대 메모리 비율에 따라 시스템 전체의 퍼포먼스가 예기치 않게 달라질 수 있습니다.
이미지, 오디오, 비디오, 게임, FPGA 합성 및 대규모 데이터 세트의 각 요소에 대해 소량의 작업을 수행하는 과학 애플리케이션에서 FSB 속도는 주요 성능 문제가 됩니다.FSB가 느리면 CPU는 시스템 메모리에서 데이터가 도착하기를 기다리는 데 상당한 시간을 소비하게 됩니다.그러나 각 요소에 관련된 연산이 더 복잡할 경우 프로세서는 이를 수행하는 데 더 오랜 시간이 소요됩니다. 따라서 메모리 액세스 속도가 감소하기 때문에 FSB는 속도를 유지할 수 있습니다.
주변기기 버스
메모리 버스와 마찬가지로 PCI 및 AGP 버스도 프론트 사이드 버스에서 비동기식으로 실행할 수 있습니다.구형 시스템에서는 이러한 버스가 프론트 사이드 버스 주파수의 설정 비율로 운영됩니다.이 부분은 BIOS에서 설정합니다.새로운 시스템에서는 PCI, AGP 및 PCI Express 주변기기 버스가 자체 클럭 신호를 수신하는 경우가 많기 때문에 타이밍을 프론트 사이드 버스에 의존하지 않아도 됩니다.
오버클럭
오버클럭은 컴포넌트가 동작하도록 설정된 주파수를 조작함으로써 컴퓨터 컴포넌트가 재고 성능 수준을 넘어 동작하도록 하고, 필요에 따라 컴포넌트로 전송되는 전압을 변경하여 컴포넌트가 보다 높은 주파수로 보다 안정적으로 동작하도록 하는 방법입니다.
많은 메인보드에서는 점퍼 또는 BIOS 설정을 변경하여 클럭 멀티플라이어와 FSB 설정을 수동으로 설정할 수 있습니다.현재 거의 모든 CPU 제조업체가 칩에 프리셋된 멀티플라이어 설정을 "잠금"하고 있습니다.일부 잠긴 CPU의 잠금을 해제할 수 있습니다.예를 들어 일부 AMD Athlon 프로세서는 CPU 표면의 여러 지점에 전기 접점을 연결하여 잠금을 해제할 수 있습니다.AMD 및 Intel의 일부 다른 프로세서는 이 기능을 통해 공장에서 언락되어 최종 사용자 및 소매업체로부터 "열심 있는" 프로세서로 분류됩니다.모든 프로세서에서 FSB 속도를 높이면 CPU와 노스브리지 간의 지연을 줄여 처리 속도를 높일 수 있습니다.
이 방법은 구성 요소를 사양을 초과하여 불규칙한 동작, 과열 또는 조기 고장을 일으킬 수 있습니다.컴퓨터가 정상적으로 동작하고 있는 것처럼 보여도, 부하가 높은 상태에서는 문제가 발생하는 일이 있습니다.Hewlett-Packard나 Dell 등의 소매점이나 제조원으로부터 구입한 대부분의 PC에서는 비정상적인 동작이나 장애의 가능성이 있기 때문에 사용자가 멀티플라이어 또는 FSB 설정을 변경할 수 없습니다.커스텀 머신을 구축하기 위해 별도로 구입한 메인보드는 사용자가 PC의 BIOS에서 멀티플라이어와 FSB 설정을 편집할 수 있는 경우가 많습니다.
진화
프론트 사이드 버스는 처음 설계되었을 때 높은 유연성과 저렴한 비용이 장점이었다.단순한 대칭형 멀티프로세서는 다수의 CPU를 공유 FSB에 배치하지만 대역폭 병목현상으로 인해 성능을 선형적으로 확장할 수 없습니다.
전면 버스는 2008년까지 모든 인텔 Atom, Celeron, Pentium, Core 2, Xeon 프로세서 모델에서 사용되었습니다.원래 이 버스는 모든 시스템 디바이스와 CPU의 중앙 연결 지점이었습니다.
명령과 데이터를 실행 가능한 한 빨리 가져올 수 없는 경우 CPU 속도가 빨라질 가능성이 낭비됩니다.CPU는 메인 메모리의 데이터 읽기 또는 쓰기를 기다리는 동안 상당한 시간을 아이돌 상태로 보낼 수 있습니다.따라서 고성능 프로세서는 높은 대역폭과 낮은 지연 시간을 메모리에 액세스해야 합니다.프론트 사이드 버스는 오래되고 느린 기술로 시스템 [8]성능을 제한한다고 AMD에 의해 비판받았습니다.
AMD의 HyperTransport나 인텔의 DMI 2.0이나 QuickPath Interconnect(QPI) 등의 포인트 투 포인트 및 시리얼 접속을 사용하는 최신 설계입니다.이러한 실장에서는 CPU에서 플랫폼 컨트롤러 허브, 사우스브리지 또는 I/[9]O컨트롤러로의 직접 링크를 위해 기존의 노스브릿지를 삭제합니다.
기존 아키텍처에서 프론트 사이드 버스는 CPU와 메인 메모리를 포함한 시스템 내의 다른 모든 디바이스 간의 즉각적인 데이터 링크 역할을 했습니다.HyperTransport 기반 및 QPI 기반 시스템에서는 CPU에 내장된 메모리 컨트롤러를 통해 시스템 메모리에 독립적으로 액세스하여 HyperTransport 또는 QPI 링크의 대역폭을 다른 용도로 사용할 수 있습니다.이로 인해 CPU 설계의 복잡성은 높아지지만 멀티프로세서 시스템의 throughput과 뛰어난 확장성을 제공합니다.
전송 레이트
프론트 사이드 버스의 대역폭 또는 최대 이론 스루풋은 데이터 패스의 폭, 클럭 주파수(사이클/초), 클럭 사이클당 실행되는 데이터 전송 수에 따라 결정됩니다.예를 들어 사이클당4개의 전송을 실행하는 100MHz의 주파수로 동작하는 64비트(8바이트) 와이드 FSB의 대역폭은 3200MB/s입니다.
- 8 바이트/전송 × 100 MHz × 4 전송/사이클 = 3200 MB/초
클럭 사이클당 전송 수는 사용하는 테크놀로지에 따라 달라집니다.예를 들어 GTL+는 전송/사이클을 1회, EV6는 전송/사이클을 2회, AGTL+는 전송/사이클을 4회 실행합니다.인텔에서는 사이클당 4회 전송 기술을 Quad Pumping이라고 부릅니다.
많은 제조원이 프론트 사이드 버스의 주파수를 MHz 단위로 공표하고 있습니다만, 마케팅 자료에는 이론적으로 유효한 신호 레이트(일반적으로 메가트랜스포트/초(MT/s)라고 불립니다)가 기재되어 있습니다.예를 들어 마더보드(또는 프로세서)의 버스가 200MHz로 설정되어 클럭 사이클당 4회의 전송을 실행하는 경우 FSB의 정격은 800MT/s입니다.
몇 세대의 일반적인 프로세서의 사양을 다음에 나타냅니다.
인텔 프로세서
| CPU | FSB 주파수(MHz) | 전송/사이클 | 버스 폭 | 전송 레이트(MB/초) |
|---|---|---|---|---|
| 펜티엄 | 50 - 66 | 1 | 64비트 | 400 - 528 |
| Pentium 오버드라이브 | 25 - 66 | 1 | 32비트 또는 64비트 | 200 - 528 |
| 펜티엄 프로 | 60 / 66 | 1 | 64비트 | 480 - 528 |
| Pentium MMX | 60 / 66 | 1 | 64비트 | 480 - 528 |
| Pentium MMX 오버드라이브 | 50 / 60 / 66 | 1 | 64비트 | 400 - 528 |
| 펜티엄 II | 66 / 100 | 1 | 64비트 | 528 / 800 |
| Pentium II Xeon | 100 | 1 | 64비트 | 800 |
| Pentium II 오버드라이브 | 60 / 66 | 1 | 64비트 | 480 - 528 |
| 펜티엄 III | 100 / 133 | 1 | 64비트 | 800 / 1064 |
| 펜티엄 III Xeon | 100 / 133 | 1 | 64비트 | 800 / 1064 |
| 펜티엄 III-M | 100 / 133 | 1 | 64비트 | 800 / 1064 |
| 펜티엄 4 | 100 / 133 | 4 | 64비트 | 3200 - 4256 |
| Pentium 4-M | 100 | 4 | 64비트 | 3200 |
| Pentium 4 HT | 133 / 200 | 4 | 64비트 | 4256 / 6400 |
| Pentium 4 HT익스트림 에디션 | 200 / 266 | 4 | 64비트 | 6400 / 8512 |
| 펜티엄 D | 133 / 200 | 4 | 64비트 | 4256 - 6400 |
| 펜티엄 익스트림 에디션 | 200 / 266 | 4 | 64비트 | 6400 / 8512 |
| 펜티엄 M | 100 / 133 | 4 | 64비트 | 3200 / 4256 |
| Pentium 듀얼코어 | 200 / 266 | 4 | 64비트 | 6400 / 8512 |
| Pentium 듀얼코어 모바일 | 133 - 200 | 4 | 64비트 | 6400 - 8512 |
| 셀레론 | 66 - 200 | 1-4 | 64비트 | 528 - 6400 |
| Celeron 모바일 | 133 - 200 | 1-4 | 64비트 | 4256 - 6400 |
| 셀레론 D | 133 | 4 | 64비트 | 4256 |
| 셀레론 M | 66 - 200 | 1-4 | 64비트 | 528 - 6400 |
| Celeron 듀얼코어 | 200 | 4 | 64비트 | 6400 |
| Celeron 듀얼코어 모바일 | 133 - 200 | 4 | 64비트 | 4256 - 6400 |
| 아이테니엄 | 133 | 2 | 64비트 | 2133 |
| 아이테니엄 2 | 200 - 333 | 2 | 128비트 | 6400 - 10666 |
| Xeon | 100 - 400 | 4 | 64비트 | 3200 - 12800 |
| 코어 솔로 | 133 / 166 | 4 | 64비트 | 4256 / 5312 |
| 코어 Duo | 133 / 166 | 4 | 64비트 | 4256 / 5312 |
| 코어 2 솔로 | 133 - 200 | 4 | 64비트 | 4256 - 6400 |
| Core 2 Duo | 200 - 333 | 4 | 64비트 | 6400 - 10656 |
| Core 2 Duo 모바일 | 133 - 266 | 4 | 64비트 | 4256 - 8512 |
| 코어 2 쿼드 | 266 / 333 | 4 | 64비트 | 8512 / 10656 |
| Core 2 Quad 모바일 | 266 | 4 | 64비트 | 8512 |
| Core 2 Extreme | 266 - 400 | 4 | 64비트 | 8512 - 12800 |
| Core 2 Extreme 모바일 | 200 / 266 | 4 | 64비트 | 6400 / 8512 |
| 아톰 | 100 - 166 | 4 | 64비트 | 3200 - 5312 |
AMD 프로세서
| CPU | FSB 주파수(MHz) | 전송/사이클 | 버스 폭 | 전송 레이트(MB/초) |
|---|---|---|---|---|
| K5 | 50 - 66 | 1 | 64비트 | 400 - 528 |
| K6 | 66 | 1 | 64비트 | 528 |
| K6-II | 66 - 100 | 1 | 64비트 | 528 - 800 |
| K6-III | 66 / 100 | 1 | 64비트 | 528 - 800 |
| 애슬론 | 100 / 133 | 2 | 64비트 | 1600 - 2128 |
| 애슬론 XP | 100 / 133 / 166 / 200 | 2 | 64비트 | 1600 - 3200 |
| 애슬론 MP | 100 / 133 | 2 | 64비트 | 1600 - 2128 |
| 모바일 Athlon 4 | 100 | 2 | 64비트 | 1600 |
| 애슬론 XP-M | 100 / 133 | 2 | 64비트 | 1600 - 2128 |
| 듀론 | 100 / 133 | 2 | 64비트 | 1600 - 2128 |
| 셈프론 | 166 / 200 | 2 | 64비트 | 2656 - 3200 |
레퍼런스
- ^ Scott Mueller (2003). Upgrading and repairing PCs (15th ed.). Que Publishing. p. 314. ISBN 978-0-7897-2974-3.
- ^ Todd Langley and Rob Kowalczyk (January 2009). "Introduction to Intel Architecture: The Basics" (PDF). "White paper". Intel Corporation. Archived from the original (PDF) on June 7, 2011. Retrieved May 28, 2011.
- ^ Charlie Demerjian (April 17, 2007). "Intel opens up its front side bus to the world+dog: IDF Spring 007 Xilinx heralds the bombshell". The Inquirer. Archived from the original on October 7, 2012. Retrieved May 28, 2011.
{{cite news}}: CS1 유지보수: 부적합한 URL(링크) - ^ "Nallatech Launches Early Access Program for the Industry's First FSB-FPGA Module". Business Wire news release. Nallatech. September 18, 2007. Retrieved June 14, 2011.
- ^ "XtremeData Offers Stratix III FPGA-Based Intel FSB Module". Business Wire news release. Chip Design magazine. September 18, 2007. Archived from the original on July 23, 2011. Retrieved June 14, 2011.
- ^ Ashlee Vance (April 17, 2007). "High fiber diet gives Intel 'regularity' needed to beat AMD". The Register. Retrieved May 28, 2011.
- ^ "XtremeData Begins Shipping 1066 MHz Altera Stratix III FPGA-Based Intel FSB Module". Business Wire news release. XtremeData. June 17, 2008. Retrieved June 14, 2011.
- ^ Allan McNaughton (September 29, 2003). "AMD HyperTransport Bus: Transport Your Application to Hyper Performance". AMD. Archived from the original on March 25, 2012. Retrieved June 14, 2011.
- ^ "An Introduction to the Intel QuickPath Interconnect" (PDF). Intel Corporation. January 30, 2009. Retrieved June 14, 2011.
