알테라 하드웨어 기술 언어
Altera Hardware Description Language | 이 기사는 어떤 출처를 인용하지 않는다.제발 도와 주세요 믿을 만한 소식통에 인용을 추가함으로써 이 기사가 개선된다.Unsourced 자료들과 제거가.·신문 학자·JSTOR(2008년 6월)( 어떻게 그리고 언제 이 템플릿 제거할 메시지를 배우다.)·책 · 출처:"알테라 하드웨어 기술 언어"– 뉴스를 찾아라. |
알테라 하드웨어 기술 언어(AHDL)는 독점적 하드웨어 기술 언어(HDL)알테라 공사에 의해 개발되었다AHDL 디지털 논리 설계 입력에 알테라의 복잡한 프로그램 가능 논리 장치에 대한(CPLDs)고 이미 설계된 배열(FPGA)사용된다.그것은 디자인 소프트웨어의 알테라의 MAX-PLUS과 Quartus 시리즈에 의해서 지탱됩니다.AHDL과 그 특징 집합은 베릴 로그와 초비중 리포 단백 하드웨어 기술 언어의synthesizable 부분에 수준의Ada-like 구문을 가지고 있다.HDLs 베릴 로그와 초비중 리포 단백 같은 대조적으로, AHDL은design-entry 언어;모든 언어 구문의synthesizable 있다.기본적으로, 알테라 소프트웨어 AHDL 소스 파일은.tdf 연장(텍스트 디자인 파일)을 기대하고 있다.
예
%단순한 AHDL 카운터까지 퍼블릭 도메인 1311월 발표한 2006년%%[블록 시세%기호로 이루어지]%%처럼 c, ahdl 기능해야 할 프로토 타입%%PROTOTYPE:기능 카운터(대잠 순양함)RETURNS(CNTOUT[7..0]).%%함수 선언, 입력, 출력 장치 및 양방향 핀을 갖췄다고 선언해%%도 좋아해요. c, 꺾쇠 괄호.표시한다 배열%SUBDESIGN 카운터(대잠 순양함:INPUT, CNTOUT[7..0]:출력.)%변수가 될 수 있는 것으로부터 슬리퍼 샌들(로 이 사건에서), tri-state 완충 상태 기계에 사용자 정의된 기능%VARIABLE TIMER[7..0]:분산 평 광섬유,%정신 이상자들과 하드웨어 기술 언어의 이 작은 것으로 알고리즘으로 보고 배선 노드 toget.그녀의%BEGIN DEFAULTS TIMER[].prn)음성 통신 통제기;%이d-ff 이%TIMER[].clrn)음성 통신 통제기의. 그럼 잘 지내 1장 끝 DEFAULTS.TIMER[].d)TIMER[].q+H"1";END;.
레퍼런스
- Scarpino, Frank A., VHDL 및 AHDL 디지털 시스템 구현.프렌티스 홀 PTR, 1998년
