Lola (컴퓨팅)

Lola는 동기식 디지털 회로를 기술하기 위한 단순한 하드웨어 기술 언어로 설계되어 있습니다.Niklaus Worth는 ETH Zurich의 교수 시절 컴퓨터 과학 학생들에게 FPGA(Field-Programmable Gate Array)의 디지털 디자인을 가르치기 위해 이 언어를 개발했습니다.

Lola의 목적은 하드웨어 컴포넌트의 구조와 기능 및 이들 컴포넌트 간의 접속을 정적으로 기술하는 것입니다.Lola 텍스트는 선언과 문장으로 구성됩니다.로직 게이트 레벨의 디지털 전자 장치 하드웨어를 신호 할당 형식으로 설명합니다.신호는 연산자를 사용하여 결합되고 다른 신호에 할당됩니다.신호 및 각 할당은 데이터 유형으로 그룹화할 수 있습니다.유형의 인스턴스는 하드웨어 구성 요소입니다.유형은 다른 유형의 인스턴스로 구성될 수 있으므로 계층 설계 스타일을 지원할 수 있으며, 예를 들어 회로의 워드폭에 따라 파라미터화할 수 있다.

위의 모든 개념은 다음 바이너리 데이터 추가 회로의 예에서 설명됩니다.첫째, 기본 구성 요소(TYPE Cell)을 정의하고 이 Cell을 사용하여 단어 폭 8의 캐스케이드를 선언하고 마지막으로 Cell을 서로 연결합니다.이 예에서 정의된 Module Adder는 설계 계층의 상위 수준에서 빌딩 블록으로 사용할 수 있습니다.

모듈 가산기; TYPE 셀; (* 복합 유형 *) 입력 x,y,ci:BIT;(* 입력 신호 *) OUT z,co:비트;(* 출력 신호 *) BEGIN z:=x-y-ci; co:=x*y+x*ci; END 셀; CONT N:=8; IN X,Y:[N]BIT; ci:BIT; (* 입력 신호 *) OUT Z:[N]BIT; co:BIT;(*출력 신호 *) VAR S:[N]Cell;(*복합 유형 인스턴스 *) BEGIN S.0(X.0, Y.0, ci), (*셀 0의 입력) for i:=1..N-1 DO S.i(X.i, Y.i, S[i-1.co]; (* 셀 i *) END; i:=0..N-1 DO Z.i:=S.i.z;END;co:=S.7.co;END 가산기. 

Worth는 그의 책 Digital Circuit Design에서 사용자의 관점에서 Lola에 대해 설명합니다.Lola 컴파일러 구현에 대한 자세한 내용은 Worth의 기술 보고서 Lola System Notes를 참조하십시오.디지털 설계용 도구 시스템 전체의 개요는 FPGA를 사용한 디지털 회로 설계를 위한 기술 보고서 도구입니다(Lola Lola: 객체 지향 논리 기술 언어 보고서 사본 포함).

외부 링크

• Lola 언어 페이지를 포함한 ETH 취리히 하드웨어 설계용 CAD 도구

이 프로그래밍 언어 관련 기사는 요약본이다.위키피디아를 확장함으로써 위키피디아를 도울 수 있습니다.

• v
• t