채널 길이 변조

포화 영역에서 작동하는 MOSFET의 단면

채널 길이 변조(CLM)는 전계효과 트랜지스터의 효과로, 큰 배수 편향에 대한 배수 바이어스 증가와 함께 반전된 채널 영역의 길이를 단축한다. CLM의 결과는 배수 바이어스 및 출력 저항 감소를 포함한 전류의 증가다. 그것은 MOSFET 스케일링에서 몇 가지 짧은 채널 효과 중 하나이다. 또한 JFET 증폭기에 왜곡을 일으킨다.^[1]

그 효과를 이해하기 위해 먼저 채널의 핀치오프 개념을 도입한다. 채널은 게이트에 캐리어를 끌어들여 형성되며, 채널을 통해 유입되는 전류는 포화상태의 배수 전압과 거의 무관하다. 그러나 배수구 근처에서 관문과 배수구가 공동으로 전기장 패턴을 결정한다. 채널에서 흐르지 않고, 핀치 오프 지점을 넘어서서 캐리어들이 지표면 아래 패턴으로 흐르는데, 이는 배수관과 게이트가 모두 전류를 제어하기 때문이다. 오른쪽 그림에서 채널은 점선으로 표시되며 배수구가 가까워질수록 약해져 형성된 반전층 끝과 배수구(대치영역) 사이에 불변 실리콘의 간격이 남는다.

배수 전압이 증가함에 따라 전류에 대한 제어는 선원을 향해 더욱 확장되기 때문에 비역전 영역은 선원을 향해 확장되어 채널 길이 변조라는 효과가 있다. 저항은 길이에 비례하기 때문에 채널의 단축은 저항을 감소시켜 포화상태에서 작동하는 MOSFET의 배수 바이어스 증가와 함께 전류의 증가를 야기한다. 그 효과는 배출원 대 배출 분리가 짧을수록 더 뚜렷하고, 배출 접점이 깊으며, 산화물 절연체가 두꺼울수록 더 뚜렷하다.

약한 반전 영역에서 채널 길이 변조와 유사한 배수구의 영향은 배수 유도 장애물 하강으로 알려진 장치 꺼짐 동작의 저하를 초래하며, 배수로는 임계 전압 하강을 유발한다.

양극성 소자에서는 Early effect로 알려진 베이스 나선으로 인해 수집기 전압이 증가하면서 전류가 비슷한 증가가 나타난다. 전류에 대한 유사성으로 인해 "채널 길이 변조"의 대체 명칭으로 MOSFETs에도 "Early effect"라는 용어를 사용하게 되었다.

시히만-호지 모형

교과서에서는 일반적으로 활성 모드의 채널 길이 변조를 시히만-을 사용하여 설명한다.Hodges 모델, 이전 기술에 대해서만 정확함:^[2] $I_{\text{D}}$ 서 $I_{\text{D}}$ D ${\$ $D}}}}$ = 배수 전류, $K'_{n}$ $K'_{n}$ ${\$ $K'_{n}$ = 가끔 전전도 계수라고 하는 기술 파라미터, W, L = MOSFET 폭과 길이, V $V_{\text{GS}}$ ${\$ $GS}}$ $V_{\text{GS}}$ = 게이트-투-소스 전압, V $V_{\text{th}}$ ${\$ =threshold 전압, $V_{\text{th}}$ V $V_{\text{DS}}$ ${\$ $DS}}}$ $V_{\text{DS}}$ = 배출-소스 전압, $V_{\text{DS,sat}}=V_{\text{GS}}-V_{\text{th}}$ $V_{\text{DS,sat}}=V_{\text{GS}}-V_{\text{th}}$ $V_{\text{DS,sat}}=V_{\text{GS}}-V_{\text{th}}$ $V_{\text{DS,sat}}=V_{\text{GS}}-V_{\text{th}}$ - $V_{\text{DS,sat}}=V_{\text{GS}}-V_{\text{th}}$ th $V_{\text{DS,sat}}=V_{\text{GS}}-V_{\text{th}}$ {\ $displaystyle$ V_{\ $dext{DS,sat}}=V_{\text$ }}={\text ${\$ text} $GS}-V_{\text{th}}$ 및 λ = 채널 길이 변조 매개 변수. 고전 시히만-Hodges 모델, V $V_{\text{th}}$ ${\$ 는 $V_{\text{th}}$ 디바이스 상수로, 채널이 긴 트랜지스터의 실상을 반영한다.

출력 저항

채널 길이 변조는 전류 미러와 증폭기의 회로 설계에서 중요한 파라미터인 MOSFET 출력 저항을 결정하기 때문에 중요하다.

시히만-위에 사용된 호지 모델, 출력 저항은 다음과 같이 주어진다.

{\displaysty}r_{\text}O}&={\frac {1+\lambda V_{\text{DS}}{\lambda I_{\text{D}}\\&={\frac {1}{I_{\text{D}}}\왼쪽({\frac {1}{\lambda }}}+V_{\text{\text{DS}\오른쪽)\\&={\frac {V_{\text{E}L/{\Delta L}+V_{\text{\text}DS}}{I_{\text{D}}}\end{정렬}

여기서 V $V_{\text{DS}}$ ${\$ $DS}}$ $V_{\text{DS}}$ = 배출-소스 전압, I $I_{\text{D}}$ ${\$ $D}}}$ $I_{\text{D}}$ = 드레인 전류 및 ${\displaystyle \lambda$ } $\lambda$ = 채널 길이 변조 매개 변수. 채널 길이 변조(λ = 0의 경우)가 없으면 출력 저항은 무한하다. 채널_O 길이 변조 파라미터는 r:^[3]에 대해 위의 마지막 양식에 표시된 것처럼 일반적으로 MOSFET 채널 길이 L에 반비례하는 것으로 간주된다.

\lambda \approx {\frac {\Delta L}{V_{E}L}}

\lambda \approx {\frac {\Delta L}{V_{E}L}}

L V

\lambda \approx {\frac {\Delta L}{V_{E}L}}

L {\

displaystyle \lambda

\lambda

\cHB {\delta L}{V_{E}L

여기서 V는_E BJT의 초기 전압과 개념은 유사하지만 피팅 파라미터다. 65nm 공정의 경우 대략 V_E ≈ 4 V/μm.^[3] (EKV 모델에서는 보다 정교한 접근법이 사용된다.)^[4] 그러나 현재까지 λ에 사용되는 간단한 공식은 r의 정확한_O 길이 또는 전압 의존성을 제공하지 않으며, 다음에 간략하게 논의한 바와 같이 컴퓨터 모델의 사용을 강제한다.

MOSFET 출력 저항에 대한 채널 길이 변조의 영향은 장치, 특히 채널 길이 및 적용된 바이어스에 따라 모두 다양하다. 긴 MOSFET에서 출력 저항에 영향을 미치는 주요 요인은 앞에서 설명한 바와 같이 채널 길이 변조다. 짧은 MOSFET에서는 배수 유도 장애물 하강(임계 전압을 낮추고, 전류를 증가시키고, 출력 저항을 감소시키는), 속도 포화(배수 전압으로 채널 전류의 증가를 제한하는 경향이 있으므로 출력 저항이 증가함) 및 탄도 운송(이러한 요소)과 같은 추가 요인이 발생한다. 배수구에 의해 전류의 수집을 수정하고, 배수 유도 장벽이 낮아지는 것을 수정하여 집진 구역으로의 캐리어 공급을 증가시키고, 전류를 증가시키고, 출력 저항을 감소시킨다. 다시 말하지만, 정확한 결과는 컴퓨터 모델을 필요로 한다.

참조 및 참고 사항

^ "Distortion in JFET input stage circuits". pmacura.cz. Retrieved 12 February 2021.
^ "NanoDotTek Report NDT14-08-2007, 12 August 2007" (PDF). NanoDotTek. Archived from the original (PDF) on 17 June 2012. Retrieved 23 March 2015.
^ Jump up to: ^a ^b W. M. C. Sansen (2006). Analog Design Essentials. Dordrecht: Springer. pp. §0124, p. 13. ISBN 0-387-25746-2.
^ Trond Ytterdal; Yuhua Cheng; Tor A. Fjeldly (2003). Device Modeling for Analog and RF CMOS Circuit Design. New York: Wiley. p. 212. ISBN 0-471-49869-6.

외부 링크

채널 길이 변조란? - OnMyPhD
MOSFET 채널 길이 변조 - 기술 개요

참고 항목

[1] "Distortion in JFET input stage circuits". pmacura.cz. Retrieved 12 February 2021.

[2] "NanoDotTek Report NDT14-08-2007, 12 August 2007" (PDF). NanoDotTek. Archived from the original (PDF) on 17 June 2012. Retrieved 23 March 2015.

[Sansen-3] Jump up to: ^a ^b W. M. C. Sansen (2006). Analog Design Essentials. Dordrecht: Springer. pp. §0124, p. 13. ISBN 0-387-25746-2.

[Fjeldly-4] Trond Ytterdal; Yuhua Cheng; Tor A. Fjeldly (2003). Device Modeling for Analog and RF CMOS Circuit Design. New York: Wiley. p. 212. ISBN 0-471-49869-6.

[1]

[2]

[3]

[4]

Search