커런트 미러

커런트 미러란 회로의 다른 액티브 디바이스의 전류를 제어하고 부하에 관계없이 출력 전류를 일정하게 유지함으로써 하나의 액티브 디바이스를 통해 전류를 복사하도록 설계된 회로입니다.'복사'되는 전류는 다양한 신호 전류일 수 있으며, 때로는 그럴 수도 있습니다.개념적으로 이상적인 전류 미러는 단순히 전류 방향을 반전시키는 이상적인 반전 전류 증폭기입니다.또는 Current Controlled Current Source(CCCS; 전류 제어 소스)로 구성할 수도 있습니다.전류 미러는 회로에 바이어스 전류 및 활성 부하를 제공하는 데 사용됩니다.이상적인 전류 소스가 존재하지 않기 때문에 보다 현실적인 전류 소스를 모델링하는 데도 사용할 수 있습니다.

여기서 설명하는 회선 토폴로지는 많은 모노리식 IC에서 볼 수 있는 토폴로지입니다.팔로어(출력) 트랜지스터에 이미터 변성 저항이 없는 Widlar 미러입니다.이 토폴로지는 IC에서만 실행할 수 있습니다.이는 일치가 매우 가까워야 하고 디스켓에서는 달성할 수 없기 때문입니다.

또 다른 토폴로지는 Wilson 전류 미러입니다.윌슨 미러는 이 설계에서 초기 효과 전압 문제를 해결합니다.

전류 미러는 아날로그 회로와 혼합 VLSI 회로 모두에 적용됩니다.

미러 특성

현재의 미러를 특징짓는 세 가지 주요 사양이 있습니다.첫 번째는 전송비(전류 증폭기의 경우) 또는 출력 전류 크기(정전류 소스 CCS의 경우)입니다.두 번째는 AC 출력 저항으로, 미러에 인가되는 전압에 따라 출력 전류가 얼마나 변화하는지 결정합니다.세 번째 사양은 미러의 출력 부분에서 미러를 정상적으로 동작시키기 위해 필요한 최소 전압 강하입니다.이 최소 전압은 미러의 출력 트랜지스터를 활성 모드로 유지해야 하는 필요성에 따라 결정됩니다.미러가 동작하는 전압의 범위를 컴플라이언스 범위라고 하고, 양호한 동작과 나쁜 동작의 경계를 나타내는 전압을 컴플라이언스 전압이라고 합니다.또한 미러에는 온도 안정성 등 여러 가지 보조 성능 문제가 있습니다.

실제적인 근사치

소신호 분석의 경우 전류 미러는 동등한 노턴 임피던스로 근사할 수 있습니다.

대형 신호 손 분석에서 전류 미러는 일반적으로 이상적인 전류 소스에 의해 간단히 근사됩니다.그러나 이상적인 전류원은 다음과 같은 몇 가지 점에서 비현실적입니다.

• 그것은 무한 AC 임피던스를 가지고 있는 반면, 실용적인 거울은 유한 임피던스를 가지고 있다.
• 전압에 관계없이 동일한 전류를 공급합니다. 즉, 컴플라이언스 범위 요건이 없습니다.
• 실제 미러는 트랜지스터의 기생 용량으로 인해 한계가 있는 반면 주파수 제한이 없습니다.
• 이상적인 선원은 노이즈, 전원 전압의 변화, 컴포넌트 공차 등의 실제 영향에 대한 감도가 없습니다.

전류 미러의 회로 실현

기본 아이디어

바이폴라 트랜지스터는 가장 간단한 전류-전류 변환기로 사용할 수 있지만, 전송 비율은 온도 변화, β 공차 등에 따라 크게 달라집니다.이러한 바람직하지 않은 장애를 제거하기 위해 전류 미러는 동일한 조건에 배치되어 역특성을 갖는 2개의 계단식 전류-전압 및 전압-전류 변환기로 구성됩니다.선형이어야 하는 것은 아닙니다. 유일한 요구사항은 거울과 같은 특성입니다(예를 들어 아래의 BJT 전류 미러에서는 로그 및 지수).일반적으로 동일한 변환기를 2개 사용하지만 첫 번째 변환기의 특성은 네거티브 피드백을 적용함으로써 반전됩니다.따라서 전류 미러는 두 개의 계단식 등변환기(첫 번째 - 반전 및 두 번째 - 직접)로 구성됩니다.

기본 BJT 커런트 미러

BJT Base-Emiter 접합부에 입력량으로 전압이 인가되고 컬렉터 전류가 출력량으로 받아들여지면 트랜지스터는 지수 전압-전류 변환기 역할을 합니다.음의 피드백(단순히 베이스와 콜렉터를 결합)을 적용하면 트랜지스터가 "역전"될 수 있으며, 이제 적용된 "입력" 콜렉터 전류를 통과하도록 "출력" 베이스-이미터 전압을 조정합니다.

가장 단순한 바이폴라 전류 미러(그림 1 참조)가 이 아이디어를 구현합니다.2개의 캐스케이드 트랜지스터 스테이지가 그에 따라 역방향 및 직류 전압-전류 변환기 역할을 합니다.트랜지스터₁ Q의 이미터는 접지에 연결되어 있습니다.그림과 같이 콜렉터 베이스 전압은 0입니다.이것에 의해, Q에₁ 걸친 전압 강하는 V, 즉_BE 이 전압을 다이오드 법칙에 의해 설정해₁, Q가 다이오드 접속되어 있다고 한다.('Evers-Moll 모델'도 참조).단순한 다이오드 대신 회로에 Q를 배치하는₁ 것이 중요합니다. 왜냐하면 Q는 트랜지스터₂ Q에 V를 설정하기_BE 때문입니다₁.Q와₂ Q가 일치할 경우₁, 즉 실질적으로 동일한 디바이스 특성을 가지며, 미러 출력 전압이 선택되어₂ Q의 컬렉터 베이스 전압도 0이 되면 Q에₁₁^{[citation needed]} 의해 설정된 V-값은_BE Q의₂ 이미터 전류와 동일한 이미터 전류를 일치시킨Q에 발생시킵니다.Q와₂ Q가 일치하기 때문에₁ 이들의 β₀ 값도 일치하므로 미러 출력 전류는 Q의₁ 수집기 전류와 동일합니다.

출력 트랜지스터의 임의 수집기 기반 역바이어스 V에_CB 대해 미러에 의해 공급되는 전류는 다음과 같습니다.

$\style I_{\text{\displaystyle}C}}=I_{\text{S}}\left(e^{\frac {V_{\text{B})E}}{V_{\text{T}}}-1\오른쪽)\left(1+{\frac {V_{\text{})CE}}{V_{\text{A}}}}}\right)}}$

여기서_S I는 역포화 전류 또는 스케일 전류, V는_T 열 전압, V는_A 초기 전압입니다.이 전류는 다음과 같이 출력_CB 트랜지스터 V = 0V일 때 기준 전류_ref I와 관련이 있습니다.

${\displaystyle I_{\text{ref}}}=I_{C}\left(1+{\frac {2}{\beta _{0}}\right}),}$

Q의₁ 수집기 노드에서 키르히호프의 전류 법칙을 사용하여 찾을 수 있습니다.

${\displaystyle I_{\text{ref}}}=I_{C}+I_{B1}+I_{B2}\ .}$

기준 전류는 수집기 전류를 Q에₁ 공급하고 기준 전류를 두 트랜지스터에 모두 공급합니다. 두 트랜지스터의 베이스 전류가 0이면 두 베이스 전류가 같습니다(I_B1 = I_B2 = I_B).

${\displaystyle I_{\text{ref}}}=I_{C}+I_{B}+I_{B}=I_{C}+2I_{B}=I_{C}\left(1+{\frac {2}{\frac _{0}}}\오른쪽),}$

매개변수₀ β는 V = 0 V에 대한_CB 트랜지스터 β 값이다.

출력 저항

출력 트랜지스터₂ Q에서 V가 0보다 크면_BC 초기 효과로 인해 Q의₂ 수집기 전류가 Q보다₁ 다소 커집니다.즉, 미러에는 출력 트랜지스터의 r에_o 의해 주어지는 유한한 출력(또는 노턴) 저항이 있습니다.즉, 다음과 같습니다.

${\displaystyle R_{N}=r_{o}=flac {V_{A}+V_{CE}}{I_{C}}\,}$

여기서_A V는 초기 전압이고 V는_CE 출력 트랜지스터의 콜렉터 대 이미터 전압입니다.

컴플라이언스 전압

출력 트랜지스터를 활성 상태로 유지하려면 V_CB 0 0V입니다.즉, 미러 동작을 올바르게 하는 가장 낮은 출력 전압인 준수 전압은 출력 전류_C 레벨 I의 출력 트랜지스터와 V = 0V의_CB 바이어스 조건에서 V = V이거나_CVBE 위의 I-V 관계를 반전시키는 것입니다_OUT.

${\displaystyle V_{CV}=V_{T}\ln \leftflac {I_{C}}{I_{S}}+1\right)}$

여기서_T V는 열전압이고 I는_S 역포화 전류 또는 스케일 전류입니다.

확장 및 복잡성

Q가 V_CB > 0 V이면₂ 트랜지스터는 더 이상 일치하지 않습니다.특히, 이들의 β 값은 초기 효과로 인해 다르다.

${\displaystyle {\flac {1}\flac _{0}\flac _{0}\flac _{V_{CB}}{V_{}}{{\flac {\flac}}A}}}\right),\end {aligned}}$

여기서_A V는 초기 전압이고₀ β는 V = 0V에 대한_CB 트랜지스터 β입니다.초기 효과로 인한 차이 외에도 β₀ 값은 전류에 따라 달라지며, 두 트랜지스터는 이제 서로 다른 전류를 전달하기 때문에 트랜지스터 β 값은 달라집니다(Gummel-Poon 모델 참조).

또한 Q는 관련된 높은₂ 전력 소산에 의해 Q보다 상당히₁ 뜨거워질 수 있다.일치 상태를 유지하려면 트랜지스터의 온도가 거의 동일해야 합니다.두 트랜지스터가 같은 다이 상에 있는 집적회로 및 트랜지스터 어레이에서는 이를 달성하기 쉽습니다.그러나 두 트랜지스터가 크게 분리되면 전류 미러의 정밀도가 저하됩니다.

추가로 일치하는 트랜지스터를 동일한 베이스에 연결할 수 있으며 동일한 컬렉터 전류를 공급합니다.즉, R을 대체하는₂ 다양한 저항값으로 회로의 오른쪽 절반을 여러 번 복제할 수 있다.단, 오른쪽 절반 트랜지스터의 기본 전류가 0이 아니므로 추가 오른쪽 절반 트랜지스터는 Q에서 수집기₁ 전류를 "강제"합니다.그러면 프로그래밍된 전류가 약간 감소합니다.

미러 저항을 높이기 위해 이미터 변성이 있는 미러의 예도 참조하십시오.

다이어그램에 표시된 단순 미러의 경우$$β(\$displaystyle$ \$beta)$의 $일반적$인 값은 1% 이상의 전류 일치를 생성합니다.

기본 MOSFET 전류 미러

그림 2와 같이 기본 전류 미러도 MOSFET 트랜지스터를 사용하여 구현할 수 있습니다.트랜지스터₁ M은 포화 모드 또는 활성 모드로 동작하며, M도 마찬가지입니다₂.이 설정에서는 출력 전류_OUT I는 다음에 설명하듯이 I와 직접_REF 관련이 있습니다.

MOSFET_D I의 드레인 전류는 게이트 소스 전압과 MOSFET 장치의 기능에서 파생된 관계인 I = f(V_GS, V_DG)에_D 의해 주어진 MOSFET의 드레인 대 게이트 전압의 함수입니다.미러의 트랜지스터₁ M의 경우_D I = I_REF. 기준 전류_REF I는 알려진 전류이며, 그림과 같이 저항을 통해 제공되거나 전압 공급 ^[1]변동과 무관하게 일정하게 유지되도록 "강화" 또는 "자체 바이어스" 전류 소스를 통해 제공될 수 있습니다.

트랜지스터₁ M에 V = 0을 사용하면_DG M의₁ 드레인 전류는 I = f(V_GSGS, V_DG=0)이므로_DREF 다음과 같이 구하며, V의 값을_GS 암시적으로 결정합니다.이렇게_REF V의 값을_GS 설정합니다.다이어그램의 회로는 트랜지스터₂ M에 동일한_GS V를 인가합니다.만약 M2또한 제로 VDG과 제공했다 편견을 가진 것은 M1과 M2채널 길이, 너비, 한계 값 전압 등은 관계 IOUT)f(VGS, VDG=0) IOUT)IREF 설정 적용된다 등의 속성., 출력 전류는 기준 전류와 같다 좋은 것 일치했을 때 VDG=0에 대한 출력 트랜지스터, 그리고. 둘 다 트랜지스터를 맞게 된다.e가 일치.

소스 드레인 전압은 V = V_DG + V로_GS 표시할_DS 수 있습니다. 이 치환으로 시크만은 다음과 같습니다.Hodges 모델은 함수 f_GS(V_DG, V)^[2]에 대한 대략적인 형식을 제공합니다.

$디스플레이 스타일I_{d}&=f(V_{GS}, V_{DG})\\&=subscfrac {1}{2}\left({\frac {W}{L}}\right)\left(V_{GS}-V_{th}\right)^{2}\left(V_DS_DG}\LAM{1\DG})\\\\\\&=\&=superfrac {1}{2}}\left[{\frac {W}{L}}\right]\left[V_{GS}-V_{th}\right]^{2}\left[1+\lambda (V_{DG}+V_{GS\}\}\right]\endaligned$

${\displaystyle {여기}_{}}$서 K$$p { $display style$ K _ { $p$}는$$ 트랜지스터와 관련된 기술 관련 상수, W/L은 트랜지스터의 폭 대 길이 비율, $V{\displaystyle {}_{}}$ ${\displaystyle G_{}}$ S$${ $display style$ V_${GS}}$는 게이트 소스 전압, V ${\displaystyle {\mathrm{th}}_{}}${ $display$ style $V_{th}}$는 임계값 전압 및 변조 상수입니다.${\displaystyle V_{}}$ ${\displaystyle D_{}}$ S$(\$는 드레인 소스 전압입니다.

출력 저항

채널 길이 변조 때문에 미러에는 출력 트랜지스터의 r에_o 의해 주어지는 유한한 출력(또는 노턴) 저항이 있습니다(채널 길이 변조 참조).

${\displaystyle R_{N}=r_{o}=flac {1}{I_{D}}\left({\frac {1}{\lambda}}}r+V_{DS}\right)=black {1}{I_{D}}\left(V_{E}L+V_{DS}\right)}$

여기서 λ = 채널 길이 변조 파라미터_DS 및 V = 드레인 투 소스 바이어스입니다.

컴플라이언스 전압

출력 트랜지스터 저항을 높게 유지하려면 V_DG ^{[nb 1]}0 0V입니다(베이커 ^[3]참조).즉, 올바른 미러 동작을 초래하는 최저 출력 전압인 준수 전압은 V = 0V인_DG 출력_CV 전류 레벨에서_GS 출력 트랜지스터에 대해 V = V = V이거나_OUT f-함수의 역수인 ⁻¹ f:

$({displaystyle V_{CV}=V_{GS}({\text{for}}\I_{DG}=0V)=f^{-1}(I_{D})\{textwith}\V_{DG}=0\})$

시크맨을 위해서...호지스 모형 f는⁻¹ 대략 제곱근 함수입니다.

내선번호 및 예약

이 미러의 유용한 특징은 장치 폭 W에 대한 f의 선형 의존성입니다. 이 비례는 시크만보다 더 정확한 모델에서도 대략적으로 충족됩니다.하지스 모델따라서 2개의 트랜지스터의 폭 비율을 조정함으로써 기준전류의 배수를 발생시킬 수 있다.

시크만-Hodges^[4] 모델은 오늘날에도 단순히 편의상 사용되는 경우가 많지만 다소 오래된^[when?] 기술에만 정확합니다.새로운 기술에 기초한^[when?] 정량적 설계에서는 변경된 전류 전압 특성을 설명하는 장치에 컴퓨터 모델을 사용합니다.정확한 설계에서 설명되어야 하는 차이 중 하나는 전압 의존성에 대한 V의_gs 제곱 법칙의 실패와 δV에_ds 의해 제공되는 V 드레인 전압 의존성의 매우 낮은 모델링입니다_ds.매우 중요한 공식의 또 다른 실패는 채널 길이 L에 대한 부정확한 의존성입니다. L-의존성의 유의한 원천은 Gray와 Meyer가 지적한 바와 같이 θ에서 비롯됩니다. 또한 θ는 보통 실험 데이터에서 ^[5]추출되어야 합니다.

특정 디바이스 번호 내에서도 V의_th 편차가 크기 때문에 개별 버전이 문제가 됩니다.소스 퇴화 저항을 사용하여 변동을 어느 정도 보정할 수 있지만 값이 너무 커져서 출력 저항이 저하됩니다(즉, 감소).이 변동에 의해 MOSFET 버전은 IC/모놀리식 아레나에 관련지어집니다.

피드백 보조 전류 미러

그림 3은 출력 저항을 증가시키기 위해 음의 피드백을 사용하는 미러를 보여줍니다.op amp 때문에 이러한 회로를 게인 부스트 전류 미러라고 부르기도 합니다.준수 전압이 비교적 낮기 때문에 와이드스윙 전류 미러라고도 합니다.이 생각에 기초한 다양한 회로가 사용되고 있으며, 특히 MOSFET의 고유 출력 저항값이 낮기 때문에 MOSFET 미러에 사용됩니다.^[6][7][8]그림 3의 MOSFET 버전은 그림 4에 나타나 있습니다.그림 3의 이미터 저항_E R과 같은 역할을 하기 위해 MOSFET M과₃₄ M은 오믹 모드로 동작하며 그림 3의 미러 트랜지스터₁ Q 및 Q와₂ 같은 역할을 하며 MOSFET M과₂ M은 액티브₁ 모드로 동작합니다.그림 3의 회로 구조에 대해 설명합니다.

OP 앰프에는 값_E R의 두 이미터-레그 저항의 상단에서 전압₁ V - V의₂ 차이가 공급됩니다.이 차이는 opamp에 의해 증폭되어 출력 트랜지스터₂ Q의 베이스에 공급됩니다.인가전압_A V를 증가시켜 Q에 대한₂ 컬렉터 베이스 역바이어스를 증가시키면 Q의₂ 전류가 증가하여 V가 증가하고₂ Opamp로 들어가는 V - V가₂ 감소한다₁.이것에 의해, Q의₂ 베이스 전압이 저하해_BE, Q의₂ V가 저하해 출력 전류의 증가에 대항한다.

op-amp 게인_v A가 크면 매우 작은 V - V₂ 차이만 있으면₁ Q에 필요한₂ 기본 전압_B V를 생성할 수 있습니다.

$({displaystyle V_{1}-V_{2}=blac {V_{B}}) {A_{v}}}).}$

이것에 의해, 2개의 레그 저항의 전류를 거의 같게 해, 미러의 출력 전류는 Q의₁ 컬렉터_C1 전류 I와 거의 같게 해, 기준 전류에 의해 다음과 같이 설정된다.

${\displaystyle I_{\text{ref}}}=I_{C1}\left(1+{\frac {1}{\beta _{1}}\right),}$

여기서₁ 트랜지스터₁ Q에 대한 β와₂ Q에₂ 대한 β는₂ Q의 컬렉터 베이스에 걸친 역바이어스가 0이 아닌 경우 Early 효과로 인해 다르다.

출력 저항

출력 저항의 이상적인 처리는 ^{[nb 2]}각주에 제시되어 있다.유한 이득_v A를 가지지만 그 외에는 이상적인 Op A에 대한 작은 신호 분석은 그림 5에 기초한다(β, r_O 및 r은_π Q를 참조한다₂).그림 5에 도달하려면 그림 3의 opamp의 양의 입력이 AC 접지에 있으므로 opamp에 대한 전압 입력은 단순히 음의 입력에 인가되는 AC 이미터 전압_e V가 되고 입력 저항_π 전체에 걸쳐 -A_ve V의 전압 출력이 생성됩니다. 입력 저항에서 옴의 법칙을 사용하여 다음과 같이 작은 신호 기본 전류를_b 결정합니다.

${\displaystyle I_{b}=vfrac {V_{e}}{\frac {r_{\pi}}{A_{v}+1}}\ .}$

이 결과와 R $({$ R_${$$E$})에 $대한$옴의$$$법칙$을$$하면 V e({$displaystyle V_${e})를$$ 제거할 수 있습니다.^{[nb 3]}

${\displaystyle I_{b}=I_{X}{\frac {R_{E}}{R_{E}+{\frac {r_{\pi}}}{A_{v}+1}}}}.}$

테스트 소스_X I에서 R의_E 접지까지의 키르히호프의 전압 법칙은 다음을 제공합니다.

$({displaystyle V_{X}=(I_{X}+\beta I_{b})r_{O}+(I_{X}-I_{b})R_{E}}$

I를_b 대체하고 항을 수집하면 출력 저항_out R은 다음과 같습니다.

${\displaystyle R_{\text{out}}={vfrac {V_{X}}}{I_{X}}=r_{O}\left(1+\beta {R_{E}}{R_{E}+{\frac {r_{\pi }}{A_{v}+1}}\right)+R_{E}\{frac {r_{\pi}}{A_{v}+1}}.}$

큰 게인_v A µ_π r / R의_E 경우 이 회로를 통해 얻을 수 있는 최대 출력 저항은 다음과 같습니다.

${\displaystyle R_{\text{out}}=(\beta +1)r_{O,}$

R = r일_O 때 기본_out 거울에 비해 상당한 개선.

그림 4의 MOSFET 회로의 소립자 분석은 R의 공식에_out β_m = g_π r을 설정한 다음 r → µ로 하여_π 양극성 분석에서 구한다.그 결과는

$\displaystyle R_{\text{out}}=r_{O}\left[1+g_{m]}R_{E}(A_{v}+1)\right]+R_{E}}$

이 때 R은_E 소스 레그 MOSFET₃ M, M의₄ 저항입니다.단, 그림 3과 달리 A가 증가하면_v(R이 고정값으로_E 유지됨), R은_out 계속 증가하며 큰_v A에서는 제한값에 도달하지 않습니다.

컴플라이언스 전압

그림 3의 경우, 큰 opamp 게인은 작은_E R만으로 최대_out R을 달성합니다.R 값이_E 작다는 것은 V가 작다는 것을₂ 의미하기 때문에 이 미러에 대해 낮은 컴플라이언스 전압을 허용할 수 있으며, 단순 바이폴라 미러의 컴플라이언스 전압보다₂ 큰 전압 V만 허용됩니다.이러한 이유로 이러한 유형의 미러는 와이드스윙 전류 미러라고도 불리는데, 이는 큰 컴플라이언스 전압을 희생해야만 큰 R을_out 달성하는 다른 유형의 미러에 비해 출력 전압이 낮게 흔들릴 수 있기 때문입니다.

그림 4의 MOSFET 회로에서는 그림 3의 회로와 같이 opamp 게인_v A가 클수록 주어진_out R에서 R이 작아지고_E 미러의 컴플라이언스 전압이 낮아집니다.

기타 전류 미러

기본 미러보다 출력 저항이 높고(출력 전압과 무관한 전류 출력을 가진 이상적인 미러에 더 가까이 접근) 온도 및 장치 파라미터 변동 및 회로 전압 변동에 덜 민감한 전류를 생성하는 정교한 전류 미러가 많이 있습니다.이러한 멀티 트랜지스터 미러 회로는 바이폴라 및 MOS 트랜지스터에 모두 사용됩니다.이러한 회로에는 다음이 포함됩니다.

• 위들라 전류원
• 전류원으로 사용되는 윌슨 커런트 미러
• 캐스케이드 전류원

메모들

「 」를 참조해 주세요.

• 전류원
• 와이드라 전류원
• 윌슨 커런트 미러
• 양극 접합 트랜지스터
• 모스펫
• 채널 길이 변조
• 초기 효과

레퍼런스

외부 링크

• 4QD tec - 전류 소스 및 미러 회로 개요 및 설명