이미터 결합 논리

Emitter-coupled logic
1972년 [1]Motorola ECL 10,000 기본 게이트 회로도.Q5 및 Q6 이미터가 출력에 어떻게 결합되었는지에 주의해 주십시오.

전자제품에서 이미터 결합 논리(ECL)는 고속 집적회로 바이폴라 트랜지스터 논리 패밀리입니다.ECL은 싱글 엔드 입력과 제한된 이미터 전류를 가진 오버 드리븐 바이폴라 접합 트랜지스터(BJT) 차동 증폭기를 사용하여 포화(완전 온) 작동 영역과 느린 [2]꺼짐 동작을 방지합니다.전류는 이미터 커플링 쌍의 2개의 레그 사이에서 제어되므로 ECL은 Current-Steering Logic(CSL;[3] 전류-스티어링 논리), Current-Mode Logic(CML;[4] 전류-모드 논리) 또는 Current-Switch Emitter-Follower(CSEF; 전류-스위치 이미터-폴러) [5]로직이라고 불리기도 합니다.

ECL에서는 트랜지스터가 포화 상태에 있지 않고 입력/출력 전압이 작은 스윙(0.8V), 입력 임피던스가 높고 출력 임피던스가 낮습니다.그 결과 트랜지스터의 상태변화가 빠르고 게이트 지연이 적고 팬아웃 능력이 높다.[6]또한 차동증폭기의 전류인입은 기본적으로 일정하므로 공급라인 인덕턴스 및 캐패시턴스에 의한 지연 및 글리치가 최소화되며, 상보출력은 인버터 카운트를 감소시킴으로써 회로 전체의 전파시간을 단축한다.

ECL의 주요 단점은 각 게이트가 지속적으로 전류를 끌어당긴다는 것입니다. 즉, 특히 대기 상태일 때 다른 로직 패밀리의 게이트보다 훨씬 더 많은 전력을 요구(및 소산)해야 한다는 것입니다.

FET에서 생성되는 이미터 결합 로직과 동등한 것을 Source-Coupled Logic(SCFL;[7] 소스 결합 로직)이라고 부릅니다.

모든 신호 경로와 게이트 입력이 차동인 ECL의 변형을 차동 전류 스위치(DCS) [8]로직이라고 합니다.

역사

Yourke의 현재 스위치(1955년경)[9]

ECL은 1956년 8월 IBM Hannon S에 의해 발명되었습니다. 요우케[10][11]원래는 전류 스티어링 로직이라고 불리며 Stretch,[9] IBM 7090 및 IBM 7094 컴퓨터에서 사용되었습니다.이 로직은 전류 [12]모드 회로라고도 불립니다.또한 IBM 360/[13][14][15]91에서 ASLT 회로를 만드는 데도 사용되었습니다.

Yourke의 전류 스위치는 입력 로직 레벨이 출력 로직 레벨과 다른 차동 앰프였습니다."그러나 전류 모드 작동에서는 출력 신호가 입력 기준 [16]레벨과 다른 기준 레벨로 변화하는 전압 레벨로 구성됩니다."Yourke 설계에서 두 논리 기준 레벨은 3V 차이가 났습니다.결과적으로, 두 가지 보완 버전이 사용되었습니다. NPN 버전과 PNP 버전입니다.NPN 출력은 PNP 입력을 구동할 수 있으며, 그 반대도 마찬가지입니다."단점은 더 많은 다른 전원 전압이 필요하고 pnp와 npn 트랜지스터가 [9]모두 필요하다는 것입니다."

다른 커플링 방법에서는 NPN과 PNP 단계를 번갈아 사용하는 대신 제너 다이오드와 저항을 사용하여 입력 로직 [17]레벨과 동일한 출력 로직 레벨을 전환했습니다.

1960년대 초반부터 ECL 회로는 모노리식 집적회로에 구현되어 논리를 수행하기 위한 차동 증폭기 입력단위로 구성되었고, 그 뒤에 출력을 구동하고 입력과 호환되도록 출력 전압을 전환하는 이미터 팔로워단계가 뒤따랐다.이미터 팔로어 출력 스테이지도 유선 또는 로직 실행에 사용할 수 있습니다.

모토로라는 1962년에 최초의 디지털 [18]모노리식 집적회로 라인인 MECL I을 발표했습니다.모토로라는 1966년 MECL II, 1968년 MECL III와 함께 게이트 전파 시간 1나노초, 플립 플랍 토글 속도 300MHz, [19]1971년 10,000 시리즈(전력 소비 및 에지 속도 제어)를 개발했습니다.MECL 10H 패밀리는 [20]1981년에 도입되었습니다.페어차일드는 F10K 패밀리를 선보였다.[when?]

ECLinPS("피코초 단위의 ECL") 패밀리는 [21]1987년에 도입되었습니다.ECLinPS에는 500ps 싱글게이트 지연과 1.1GHz 플립플롭 토글 [22]주파수가 있습니다.ECLinPS 제품군 부품은 Arizona Microtek, Micrel, National Semiconductor [23]및 ON Semiconductor를 포함한 여러 소스에서 사용할 수 있습니다.

ECL의 높은 전력 소비는 고속화가 필수 조건일 때 주로 사용되었음을 의미합니다.IBM의 ESA/390 컴퓨터 가족의 엔터프라이즈 System/9000 등 나이 든 최고급 메인 프레임 컴퓨터,, 크레이-1;[25]과 1세대로 구성 암달은 대형 했다. 1975년부터 ECL,[24](현재 IBM메인 프레임 CMOS.[26]을 사용한다)사용되는 디지털 이큅먼트 코퍼레이션의 높은 성능 프로세서 모든 다중 칩 ECLCPUs—f에 근거한 것이었다.최대로 ECL회로를KL10은 ECL VAX 8000을 경유하고 최종적으로 VAX 9000을 경유합니다.1991년 CMOS NVAX가 출시되어 비용은 25배 저렴하고 [27]소비전력은 상당히 낮지만 VAX 9000과 동등한 성능을 제공하게 되었습니다.MIPS R6000 컴퓨터도 ECL을 사용했습니다.이러한 컴퓨터 설계 중 일부는 ECL 게이트 배열을 사용했습니다.

실행

그림은 Motorola의 MECL에 기초한 전형적인 ECL 회로도를 나타냅니다.본 도식 중 트랜지스터 T5 repres는 다른 입력이 T2인 OR/NOR 게이트의 입력 트랜지스터 T1에 논리신호를 제공하는 전회의 ECL 게이트의 출력 트랜지스터를 나타낸다.추가 그림에서는 낮은 입력 전압(논리 "0")과 전환 중 및 높은 입력 전압(논리 "1")에서 전압 완화 및 전류 토폴로지를 시각화하여 회로 작동을 보여 줍니다.

ECL은 오른쪽 그림에서 빨간색으로 음영 처리된 이미터 결합(긴 꼬리) 쌍을 기반으로 합니다.쌍의 왼쪽 절반(노란색 음영)은 NOR 로직을 구현하는 병렬 연결된 입력 트랜지스터 T1 및 T2(예: 2입력 게이트)로 구성됩니다.우측 트랜지스터 T3의 베이스전압은 기준전압원, 음영녹색: 다이오드 열보상(R1, R2, D1, D2)을 갖는 분압기 및 때로는 버퍼링 이미터 팔로어(그림에 나타내지 않음)에 의해 고정되므로 이미터전압은 비교적 일정하게 유지된다.그 결과, 공통의 이미터 저항E R이 거의 전류원으로서 기능한다.컬렉터 로드 저항C1 R 및C3 R의 출력 전압은 이미터 팔로워 T4 및 T5(파란색 음영)에 의해 반전 및 비반전 출력으로 전환 및 버퍼링됩니다.출력 이미터 저항E4 R 및E5 R이 모든 ECL 버전에 존재하는 것은 아닙니다.경우에 따라서는 입력 트랜지스터의 베이스와 -2V 사이에 접속되어 있는 50Ω 라인 종단 저항기가 [28]이미터 저항기로서 기능합니다.

작동

입력 전압이 T1 베이스에 인가되는 반면 T2 입력은 사용되지 않거나 논리적인 "0"이 적용된다는 가정 하에 ECL 회로 작동을 아래에 설명합니다.

전환 중에는 회로의 코어인 이미터-커플링 페어(T1 및 T3)가 싱글 엔드 입력의 차동 앰프로 작동합니다."롱테일" 전류 소스(RE)는 쌍의 두 레그를 통과하는 총 전류를 설정합니다.입력 전압은 두 다리 사이에서 트랜지스터를 공유하여 트랜지스터를 통과하는 전류를 제어합니다. 스위칭 포인트 근처가 아닐 때는 트랜지스터를 모두 한쪽으로 스티어링합니다.게인은 엔드 스테이트(아래 참조)보다 높아 회선이 빠르게 전환됩니다.

낮은 입력 전압(논리 "0") 또는 높은 입력 전압(논리 "1")에서는 차동 앰프가 오버 구동됩니다.트랜지스터(T1 또는 T3)는 컷오프 상태이고 다른 쪽(T3 또는 T1)은 모든 전류를 소비하는 이미터 변성과 함께 공통 이미터 단계로 기능하여 다른 쪽 컷오프 트랜지스터를 고갈시킵니다.
액티브 트랜지스터에는 비교적 높은 이미터 저항E R이 부하되어 상당한 음의 피드백(이미터 열화)이 발생합니다.액티브 트랜지스터의 포화를 방지하여 포화로부터의 회복을 늦추는 확산 시간이 논리 [2]지연에 관여하지 않도록 하기 위해 최대 입력 전압에서 트랜지스터 전체에 전압이 남도록 이미터 및 수집기 저항을 선택합니다.잔류 이득이 낮습니다(K = RC/RE < 1).회로가 입력 전압 변화에 민감하지 않고 트랜지스터가 활성 선형 영역에 단단히 유지됩니다.직렬 음성 피드백으로 인해 입력 저항이 높습니다.
컷오프 트랜지스터는 입력과 출력 사이의 연결을 끊습니다.그 결과 입력전압은 출력전압에 영향을 주지 않는다.베이스-이미터 접점이 차단되어 있기 때문에 입력 저항이 다시 높아집니다.

특성.

ECL 패밀리의 다른 주목할 만한 특징으로는 큰 전류 요건이 거의 일정하며 회로 상태에 크게 의존하지 않는다는 사실이 있다.즉, ECL 회로는 대기 상태보다 전환 시 더 많은 전류를 소비하는 다른 로직 유형과 달리 상대적으로 적은 전력 노이즈를 발생시킵니다.암호화 애플리케이션에서는 ECL 회로도 차분 전력 분석 [citation needed]등의 사이드 채널 공격에 덜 취약합니다.

이 배치의 전파 시간은 IC 패키지의 승하차 신호 지연을 포함하여 1나노초 미만일 수 있습니다.어떤 종류의 ECL은 항상 가장 빠른 논리 [29][30]패밀리입니다.

방사선 경화:일반 상용 등급 칩은 100 그레이(10 krad)를 견딜 수 있지만, 많은 ECL 장치는 10,000 그레이(10 Mrad)[31] 이후에 작동합니다.

전원장치 및 로직레벨

ECL 회로는 일반적으로 음극 전원 공급 장치와 함께 작동합니다(공급 장치의 양극 끝은 접지에 연결됩니다).다른 로직 패밀리는 전원 장치의 음극 끝을 접지합니다.이는 주로 전원장치의 변화가 로직레벨에 미치는 영향을 최소화하기 위해서입니다.ECL은 V의CC 노이즈에 더 민감하고 [32]V의EE 노이즈에 상대적으로 영향을 받지 않습니다.접지는 시스템에서 가장 안정적인 전압이어야 하므로 ECL은 양의 접지로 지정됩니다.이 접속에서는 공급전압이 변화하면 컬렉터 저항 전체의 전압 강하는 약간 변화합니다(이미터 정전류원의 경우 전압 강하는 전혀 변화하지 않습니다).수집기 저항이 접지에 단단히 "연결"되어 있으면 출력 전압이 약간 "이동"되거나 전혀 "이동"되지 않습니다.전원 장치의 음극 단부가 접지되어 있는 경우, 집전기 저항은 양극 레일에 부착됩니다.수집기 저항에서 정전압 강하가 약간 변화(또는 전혀 변화하지 않음)하면 출력 전압은 공급 전압 변동을 따르며 두 회로 부품이 정전류 레벨 시프터 역할을 합니다.이 경우 분압기 R1~R2는 전압 변동을 어느 정도 보상한다.양극 전원 공급기에는 또 다른 단점이 있습니다. 즉, 높은 정전압(+3.9V)을 배경으로 출력 전압이 약간(±0.4V) 다릅니다.음극 전원 공급 장치를 사용하는 또 다른 이유는 출력과[33] 접지 사이에 발생하는 우발적인 단락으로부터 출력 트랜지스터를 보호하는 것입니다(단, 출력은 음극 레일의 단락으로부터 보호되지 않습니다).

충분한 전류가 보정 다이오드 D1 및 D2에 흐르고 공통 이미터 저항E R에 걸친 전압 강하가 적절하도록 공급 전압 값이 선택됩니다.

오픈 마켓에서 이용 가능한 ECL 회로는 보통 다른 제품군과 호환되지 않는 논리 레벨로 작동됩니다.즉, ECL과 인기 있는 TTL 패밀리 등 다른 로직 패밀리 간의 상호 운용에는 추가 인터페이스 회로가 필요했습니다.높은 로직 레벨과 낮은 로직 레벨이 상대적으로 가깝다는 것은 ECL이 작은 노이즈 마진 때문에 어려움을 겪을 수 있다는 것을 의미합니다.

적어도 한 제조업체인 IBM은 제조업체 자체 제품에 사용할 ECL 회로를 만들었습니다.전력 공급은 [24]오픈마켓에서 사용되는 것과 크게 달랐다.

PCL

의사 ECL이라고도 불리는 양의 이미터 결합 로직(PECL)은 음의 5.2V [34]전원 대신 양의 5V 전원을 사용하여 ECL을 더욱 발전시킨 것입니다.Low-Voltage Positive Emitter-Coupled Logic(LVPECL; 저전압 포지티브 이미터 커플링 로직)은 PECL의 전력 최적화 버전으로, 5V 전원 대신에 플러스 3.3V를 사용합니다.PECL 및 LVPECL은 차동 신호 시스템이며 주로 고속 및 클럭 분배 회로에서 사용됩니다.

일반적인 오해는 PECL 디바이스가 ECL 디바이스와 약간 다르다는 것입니다.실제로 모든 ECL 장치는 PECL [35]장치이기도 합니다.

로직 레벨:[36]

유형 브이ee 브이low 브이high 브이cc 브이cm
PCL GND 3.4 V 4.2 V 5.0 V
LVPECL GND 1.6 V 2.4 V 3.3 V 2.0 V
참고cm: V는 공통 모드 전압 범위입니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ William R을 바탕으로 한 원본 그림.블러드 주니어(1972년)MECL 시스템 설계 핸드북 제2호 페이지:Motorola Semiconductor Products. 1.
  2. ^ a b Brian Lawless. "Unit4: ECL Emitter Coupled Logic" (PDF). Fundamental Digital Electronics.
  3. ^ Anand Kumar (2008). Pulse and Digital Circuits. PHI Learning Pvt. Ltd. p. 472. ISBN 978-81-203-3356-7.
  4. ^ T. J. Stonham (1996). Digital Logic Techniques: Principles and Practice. Taylor & Francis US. p. 173. ISBN 978-0-412-54970-0.
  5. ^ Rao R. Tummala (2001). Fundamentals of Microsystems Packaging. McGraw-Hill Professional. p. 930. ISBN 978-0-07-137169-8.
  6. ^ Forrest M. Mims (2000). The Forrest Mims Circuit Scrapbook. Vol. 2. Newnes. p. 115. ISBN 978-1-878707-48-2.
  7. ^ Dennis Fisher and I. J. Bahl (1995). Gallium Arsenide IC Applications Handbook. Vol. 1. Elsevier. p. 61. ISBN 978-0-12-257735-2.
  8. ^ E. B. Eichelberger and S. E. Bello (May 1991). "Differential Current Switch – High performance at low power". IBM Journal of Research and Development. 35 (3): 313–320. doi:10.1147/rd.353.0313.
  9. ^ a b c E. J. Rymaszewski; et al. (1981). "Semiconductor Logic Technology in IBM" (PDF). IBM Journal of Research and Development. 25 (5): 607–608. doi:10.1147/rd.255.0603. ISSN 0018-8646. Archived from the original (PDF) on July 5, 2008. Retrieved August 27, 2007.
  10. ^ IBM의 초기 트랜지스터 역사
  11. ^ Yourke의 회로는 상용 트랜지스터를 사용했으며 평균 게이트 지연은 12ns였습니다Yourke, Hannon S. (October 1956), Millimicrosecond non-saturating transistor switching circuits (PDF), Stretch Circuit Memo # 3.
  12. ^ Roehr, William D.; Thorpe, Darrell, eds. (1963). High-Speed Switching Transistor Handbook. Motorola., 페이지 37.
  13. ^ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (2003). IBM's 360 and Early 370 Systems. p. 108. ISBN 0262517205.
  14. ^ J. L. Langdon, E. J. VanDerveer (1967). "Design of a High-Speed Transistor for the ASLT Current Switch" (PDF). IBM Journal of Research and Development. 11: 69–73. doi:10.1147/rd.111.0069.
  15. ^ "Logic Blocks Automated Logic Diagrams SLT, SLD, ASLT, MST" (PDF). IBM. p. 1-10. Retrieved 11 September 2015.
  16. ^ Rohr & Thorpe 1963, 39페이지
  17. ^ Rohr & Thorpe 1963, 페이지 40, 261
  18. ^ William R. Blood Jr. (1988) [1980]. MECL System Design Handbook (PDF) (4th ed.). Motorola Semiconductor Products, republished by On Semiconductor. p. vi.
  19. ^ William R. Blood Jr. (October 1971). MECL System Design Handbook (First ed.). Motorola Inc., 페이지 vi-1992.
  20. ^ "TND309: MECL 10H 및 MECL 10K의 일반 정보"2002년, 페이지 2
  21. ^ 아닐 K.Maini. "디지털 일렉트로닉스: 원리, 디바이스 및 응용 프로그램"2007년, 페이지 148
  22. ^ "고성능 ECL 데이터: ECLinPS 및 ECLinPS Lite." 1996. 페이지 ii.
  23. ^ ECL 로직 제조업체 – "이미터 결합 로직"
  24. ^ a b A. E. Barish; et al. (1992). "Improved performance of IBM Enterprise System/9000 bipolar logic chips". IBM Journal of Research and Development. 36 (5): 829–834. doi:10.1147/rd.365.0829.
  25. ^ R. M. Russell (1978). "The CRAY1 computer system" (PDF). Communications of the ACM. 21 (1): 63–72. doi:10.1145/359327.359336. S2CID 28752186. Retrieved April 27, 2010.
  26. ^ "IBM zEnterprise System Technical Introduction" (PDF). August 1, 2013. Archived from the original (PDF) on 2013-11-03.
  27. ^ 밥 수프닉.「레이븐:개요: ECL의 난제"
  28. ^ 혈액, W.R. (1972)MECL 시스템 설계 핸드북 제2호 페이지:모토로라 반도체 제품 주식회사 페이지 3
  29. ^ 존 F.웨이클리.디지털 설계의 원칙과 프랙티스에 대한 보충.섹션 "ECL: 이미터-커플링 논리"
  30. ^ 세드라; 스미스."마이크로일렉트로닉스 회로", 2015.섹션 "이미터-결합 논리(ECL)" 페이지 47.
  31. ^ Leppälä, Kari; Verkasalo, Raimo (1989). "Protection of Instrument Control Computers against Soft and Hard Errors and Cosmic Ray Effects". CiteSeerX 10.1.1.48.1291. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  32. ^ 전자 재료 핸드북: ASM International, Merrill L. Minges의 포장 (163페이지)핸드북 위원회
  33. ^ R P Jain의 현대 디지털 전자제품 (111페이지)
  34. ^ John Goldie (21 January 2003). "LVDS, CML, ECL – differential interfaces with odd voltages". EE Times.
  35. ^ 클론 페티, 토드 피어슨"PECL을 사용한 설계(+5.0V에서 ECL)" 페이지 3.
  36. ^ LVPECL, VML, CML 및 LVDS 레벨 간의 인터페이스

추가 정보

외부 링크