타이탄(마이크로프로세서)
Titan (microprocessor)| POWER, PowerPC 및 Power ISA 아키텍처 |
|---|
| NXP(이전의 Freescale 및 Motorola) |
| IBM |
|
| IBM/닌텐도 |
| 기타 |
| 관련 링크 |
| 회색으로 취소됨, 이탤릭체로 기록됨 |
타이탄은 어플리케이트 마이크로회로(AMCC)가 설계한 32비트 파워 ISA 기반 마이크로프로세서 코어의 계획 계열이었으나 2010년 폐기됐다.[1]Apply Micro는 40nm의 제작 공정에서 대신 PowerPC 400 코어를 계속 개발하기로 선택했다.
세부 사항
임베디드 프로세서와 SoC(System-on-a-chip) 솔루션의 기반이 되도록 설계되었다.최고 2GHz 속도에 도달하는 고성능이지만 코어당 2.5W만 그리면 전력 효율이 매우 높다.일반적으로 성능과 전력 사이에 트레이드오프가 있는 경우, AMCC는 저전력 및 비교적으로 저렴한 대량 90NM CMOS 제조와 결합된 고성능을 활용하는 매우 효율적인 마이크로프로세서 설계를 구축하기 위해 Essentity의 Fast14 기술을 사용했다.NMOS 트랜지스터를 사용하고 래치가 없어 기존 디자인보다 트랜지스터가 적은 칩을 설계해 비용을 절감했다.이 설계는 15 W 미만의 전력을 소비하는 듀얼 코어 SoC 구현을 허용한다.싱글, 듀얼 및 쿼드 코어 버전에 대한 계획이 있었다.
타이탄은 8-9단계 코어에 새로운 3단계 CPU 캐시 디자인이 적용된 새로운 슈퍼스칼라를 가지고 있었다."레벨 0"에 있는 작은 4/4 KiB 명령과 데이터 캐시는 모든 코어 간에 공유될 기존 32/32 KiB L1 캐시에 최대 1MB L2 캐시에 배치된다(최대 4개 지원).타이탄은 파워 ISA v.2.04를 준수했다.
구현
- APM 83290 – 타이탄 코어 설계의 첫 번째 구현, 코드명 게메니.[2]기가비트 이더넷, PCIe, USB, Rapid용 1.5GHz 코어 2개, 512kB 공유 L2 캐시, DDR2 컨트롤러, 보안 엔진, 멀티 채널 DMA 및 I/O 엔진IO 및 SATA.2009년 10월에 샘플링을 시작했다[1].프로세서는 통신과 제어기 애플리케이션을 목표로 한다.TSMC의 90nm 벌크 CMOS 제작으로 제작되어 비용을 절감한다.[2]
참조
- ^ "AMCC takes another shot at multicore". EETimes. 2010-09-27. Retrieved 2011-07-14.
- ^ "AMCC, TSMC put new MPU spin on IBM technology". EETimes. 2009-09-25. Retrieved 2011-07-14.
