표준 정규 형식

이 글에는 여러 가지 문제가 있다. 이 문제를 개선하거나 대화 페이지에서 토의하십시오. (이러한 템플릿 메시지를 제거하는 방법 및 시기 알아보기) 이 글의 어조나 문체는 위키백과에서 사용되는 백과사전적 어조를 반영하지 못할 수도 있다. 제안사항은 위키피디아의 더 나은 기사 작성 안내서를 참조하십시오. (2009년 2월) (이 템플리트 메시지를 제거하는 방법과 시기 알아보기) 이 글은 검증을 위해 인용구가 추가로 필요하다. 신뢰할 수 있는 출처에 인용문을 추가하여 이 기사를 개선할 수 있도록 도와주십시오. 공급되지 않은 재료는 도전하여 제거할 수 있다. 출처 찾기: "수평적 정상 형태" – 뉴스 · 신문 · 책 · 학자 · JSTOR (2010년 10월) (이 템플릿 메시지를 제거하는 방법과 시기 학습) 이 글은 그 주제에 대한 불완전한 견해를 제시하고 있다. (이 템플릿 메시지를 제거하는 방법 및 시기 알아보기)

부울대수학에서 어떤 부울함수라도 정격 이격 정상형식(CDNF)^[1]이나 민항 표준형식과 그것의 이중 정합성 결합 정상형식(CCNF) 또는 최대 정합성 형식에 넣을 수 있다. 다른 표준 형식으로는 주요 난임제 또는 블레이크 표준형(및 그 이중형)의 완전한 합과 대수 정규형(제갈킨 또는 리드-뮬러라고도 한다)이 있다.

Minterms는 변수 집합의 논리적 AND이기 때문에 products라고 불리고, maxterms는 변수 집합의 논리적 OR이기 때문에 sums라고 불린다. 이러한 개념은 De Morgan의 법칙에 의해 표현된 상호 보완적인 대칭 관계 때문에 이중적이다.

어떤 부울함수의 두 가지 정식 형태는 "분음이의 합"과 "최대값의 산물"이다. "제품의 합계"(SoP 또는 SOP)라는 용어는 민어의 분리(OR)인 표준형식에 널리 사용된다. 그것의 De Morgan 듀얼은 맥스터ms의 접속사(AND)인 표준형식의 "Product of Sums"(PoS 또는 POS)이다. 이러한 형태는 일반 회로와 디지털 회로의 부울 공식의 최적화에 매우 중요한 이들 기능의 단순화에 유용할 수 있다.

민테름

$n{\displaystyle }$ ${\displaystyle n}$ 변수$$ ${\displaystyle {x\mathrm{}}_{}}$ 1${\displaystyle }$,${\displaystyle }$, ${\displaystyle x_{}}$ ${\displaystyle {}_{}}$ ${\$의 부울 함수에 대해 $n{\displaystyle }${\$displaystyn}$ 변수$$ 각각이 한 번 나타나는 제품 용어를 Minterm이라고 한다$.$ 따라서 minter는 보완 연산자와 접속 연산자만 사용하는 n 변수의 논리적 표현이다.

예를 들어, ${\displaystyle b}$ ${\displaystyle c}${\$displaystyle abc$ $b{\displaystyle }$${\displaystyle {}^{}}$${\displaystyle c}$ c$$$${\$displaystyle$$abc},$ ${\displaystyle {}^{}}$ $\$ {\$displaystyle b$ $c{\displaystyle }${\$displaystyle c}$의 세 변수 부울함수에 대한 8 minterms의 3가지 예를 들$$ 수 있다$.$ 이것들 중 마지막 부분의 관례적인 판독은 AND B AND NOT-c이다.

최소 표현식의 변수는 직접 또는 보완된 형태일 수 있기 때문에 변수당 두 개의 선택인 두 개의ⁿ 변수가 있다.

색인화 중

Minterms는 종종 변수의 보완 패턴의 이진 인코딩으로 번호가 매겨지는데, 여기서 변수는 보통 알파벳 순으로 표준 순서로 기록된다. This convention assigns the value 1 to the direct form (${\displaystyle x_{i}}$) and 0 to the complemented form (${\displaystyle x'_{i}}$); the minterm is then ${\displaystyle \sum \limits _{i=1}^{n}2^{i}\operatorname {value} (x_{i})}$. For example, minterm ${\displaystyle ab{c}^{}}$${\displaystyle {\prime }^{}}$ ${\$의 번호가 110₂ = 6이고 m₁₀ ${\displaystyle {6\mathrm{}}_{}}$ ${\$로 표시된다$.$

기능균등성

주어진 minterm n은 입력 변수의 한 조합에 대한 참 값(즉 1)을 제공한다. 예를 들어, 최소 5항, a b' c는 a와 c가 모두 참이고 b가 모두 거짓인 경우에만 참이다. 여기서 a = 1, b = 0, c = 1이 1이 된다.

논리 함수의 진리표를 보면, 그 함수를 「제품의 합계」라고 쓸 수 있다. 이것은 특수한 형태의 분리 정상형이다. 예를 들어, 1비트 위치의 부가 회로 논리에 대한 산술 합계 비트 u에 대한 진실 표를 부록과 이월 인에서 x와 y의 함수로서 제공한다면, ci:

ci	x	y	u(ci,x,y)
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Observing that the rows that have an output of 1 are the 2nd, 3rd, 5th, and 8th, we can write u as a sum of minterms ${\displaystyle m_{1},m_{2},m_{4},}$ and ${\displaystyle m_{7}}$. If we wish to verify this: ${\displaystyle u(ci,x,y)=m_1+m_2+m_4+m_7=(c{i}^{\prime },x^{\prime },y)+}$${\displaystyle u(ci,x,y)=m_{1}+m_{2}+m_{4}+m_{7}=(ci',x',y)+(ci',x,y')+(ci,x',y')+(ci,x,y)}$ evaluated for all 8 combinations of the three variables will match the table.

맥스텀스

n 변수 ${\displaystyle {x\mathrm{}}_{}}$ 1${\displaystyle {}_{}}$,${\displaystyle }$… ,${\displaystyle x_{}}$ ${\displaystyle {}_{}}$ ${\$의 부울 함수에 대해$,$ n 변수 각각이 한 번 나타나는 합계(보완 또는 완성되지 않은 형태 중 하나)를 maxterm이라고 한다. 따라서 최대 조건은 보완 연산자와 분리 연산자만 사용하는 n 변수의 논리적 표현이다. maxterms는 미니어처 아이디어의 이중이다(즉, 모든 측면에서 보완적 대칭성을 나타낸다). 우리는 AND와 보완을 사용하는 대신 OR을 사용하고 보완하고 비슷하게 진행한다.

예를 들어 세 변수의 8개 최대값 중 2개는 다음과 같다.

a + b′ + c

a′ + b + c

최대 변수 식에 있는 변수는 직접 또는 보완된 형태일 수 있기 때문에 변수당 두 개의 선택인 두 개의 최대 변수가 다시 있다ⁿ.

인덱싱 최대값

각 maxterm에는 minterms에 사용된 기존의 binary 인코딩과 반대되는 binary 인코딩을 기반으로 한 인덱스가 할당된다. The maxterm convention assigns the value 0 to the direct form ${\displaystyle (x_{i})}$ and 1 to the complemented form ${\displaystyle (x'_{i})}$. For example, we assign the index 6 to the maxterm ${\displaystyle a'+b'+c}$ (110) and denote that maxterm as M₆. 마찬가지로 이 세 변수의 M은₀ ${\displaystyle a}$+ ${\displaystyle b}$+ c ${\displaystyle a+b+c}$ $$(000)이고 M은₇ ${\displaystyle {\prime }^{}}$ + b${\displaystyle {}^{}}$+ ${\displaystyle {}^{}}$ $′$ {\$displaystyle$ a$'+b'+c'}($111)$$이다.

기능균등성

maxterm n은 입력 변수의 한 조합에 대해 잘못된 값(즉, 0)을 제공하는 것이 명백하다. 예를 들어, maxterm 5, a a + b + c′는 a와 c가 모두 참이고 b가 모두 거짓인 경우에만 거짓이다. 여기서 a = 1, b = 0, c = 1은 0이 된다.

논리함수의 진리표를 부여받으면 그 함수를 '합계의 산물'로 쓸 수 있다. 이것은 특수한 형태의 결합 정상형이다. 예를 들어, 추가 및 반입에서 x와 y의 함수로써, 1비트 위치의 추가 회로 논리에 대한 수행 비트 co에 대한 진실 표가 주어진 경우, ci:

ci	x	y	co(ci,x,y)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

출력이 0인 행이 1, 2, 3, 5인 것을 관찰하면 maxterms M ${\displaystyle {0\mathrm{}}_{}}$ M ${\displaystyle {1\mathrm{}}_{}}$,${\displaystyle {}_{}{M\mathrm{}}_{}}$ ${\displaystyle {}_{}}$ ${\$}}, $M$ ${\displaystyle {4\mathrm{}}_{}}$ ${\$의 곱으로 co를 작성할 수 있다$.$

$ci,x,y=M_{0}M_{1}M_{1}M_{2}M_{4}=(ci+x+y)(ci+x+y')(ci+x'+y')}(ci+x+y)}$

세 변수의 8가지 조합에 대해 평가된 모든 조합은 표와 일치한다.

이원화

최소 기간의 보완은 각각의 최대 기간이다. 이것은 드 모건의 법칙을 이용하면 쉽게 검증할 수 있다. 예: $M{\displaystyle {}_{}}$ ${\displaystyle {5\mathrm{}}_{}}$= ${\displaystyle {}^{}+}$ +${\displaystyle b}$ + ${\displaystyle {}^{}=}$ ${\displaystyle =}$ (${\displaystyle {}^{}c{}^{}}$c )${\displaystyle {}^{}=}$ = ${\displaystyle {m\mathrm{}}_{}^{}}$ ${\displaystyle {}_{}^{}}$ ${\displaystyle {}_{}^{}}$ ${\$

비캐논 PoS 및 SoP 양식

표준적인 민기형식을 등가 SoP형식으로 단순화할 수 있는 경우가 많다. 이 단순화된 형태는 여전히 제품 조건의 합으로 구성될 것이다. 그러나 단순화된 형태에서는 변수가 적은 제품 조건 및/또는 제품 조건을 더 적게 가질 수 있다. 예를 들어 다음과 같은 3변수 함수를 들 수 있다.

a	b	c	f(a,b,c)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

표준적인 미니어처 표현: $f{\displaystyle }$= ${\displaystyle {\prime }^{}}$ ${\displaystyle b}$ ${\displaystyle c}$+ ${\displaystyle b}$ ${\displaystyle c}$ ${\displaystyle f=a'bc+proves}$을$($를) 가지지만, 등가 단순화된 형식:${\displaystyle }f{\displaystyle }$ = ${\displaystyle b}$ ${\displaystyle c}${\$displaystyle$ f$=bc}$을(를) 갖는다$.$ 이 사소한 예에서 ${\displaystyle b}$ c${\displaystyle }$= ${\displaystyle {\prime }^{}}$ ${\displaystyle {}^{}}$ ${\displaystyle c}$+ ${\displaystyle b}$ ${\displaystyle c}$ ${\displaystyle bc=abc+abc}$이$($가) 명백하지만, 단순화된 형태는 둘 다 제품 항이 적고, 용어는 변수가 적다.

함수의 가장 단순화된 SoP 표현은 최소 SoP 양식이라고 한다.

유사한 방식으로 표준 최대 용어 형식은 단순화된 PoS 형식을 가질 수 있다.

이 예는 정상 ${\displaystyle [{}^{}}$ = (${\displaystyle {\prime }^{}}$+ ${\displaystyle a}$) ${\displaystyle b}$ c $[\displaystyle f=(a'+a)bc$}]$$을 적용하여 단순화되었지만, 덜 분명한 경우에는 최대 4개의 변수를 가진 함수의 최소 PoS/SoP 형태를 찾는 편리한 방법이 Karnaugh 지도를 사용하는 것이다.

최소 PoS 및 SoP 형식은 부울 함수의 최적 구현을 찾고 논리 회로를 최소화하기 위해 중요하다.

적용 예

위의 minterms 및 maxterms에 대한 샘플 진실 표는 이진수를 추가하여 단일 비트 위치에 대한 표준 형식을 설정하기에 충분하지만 게이트의 인벤토리가 AND 및 OR을 포함하지 않는 한 디지털 논리를 설계하기에 충분하지 않다. 성능이 문제인 경우(아폴로 유도 컴퓨터에서처럼), 트랜지스터 논리에 내재된 보완 작용 때문에 사용 가능한 부품은 NAND와 NOR일 가능성이 더 높다. 이 값은 전압 상태(예: +5VDC)로 정의되며, DC 공급 전압 V에_cc 가까운 전압 상태로 정의된다. 높은 전압이 1 "참" 값으로 정의되는 경우 NOR 게이트는 가능한 가장 간단한 유용한 논리적 요소다.

특히 3입력 NOR 게이트는 3개의 양극 접속 트랜지스터로 구성될 수 있으며, 이 트랜지스터의 방출기가 모두 접지되어 있고, 수집기가 서로 연결되어 있고 부하 임피던스를 통해 V에_cc 연결된다. 각 베이스는 입력 신호에 연결되며 공통 수집기 지점은 출력 신호를 나타낸다. 베이스에 1(고전압)인 입력은 트랜지스터의 이미터를 컬렉터로 반바꿈시켜 부하 임피던스를 통해 전류가 흐르게 하여 컬렉터 전압(출력)이 접지와 매우 가깝게 된다. 그 결과는 다른 투입변수와 무관하다. 입력 신호 3개가 모두 0(저전압)일 때만 트랜지스터 3개 모두의 방출체-수집기 임피던스가 매우 높은 상태를 유지한다. 그러면 전류가 거의 흐르지 않고 부하 임피던스에 의한 전압 분할기 효과는 수집기 지점에 V에_cc 매우 가까운 고전압을 가한다.

이러한 게이트 회로의 보완적 특성은 표준적인 형태로 기능을 구현하려고 할 때 단점으로 보일 수 있지만, 단 하나의 입력만으로 이루어진 게이트가 디지털 로직에서 자주 요구되는 보완 기능을 구현한다는 보완적 보너스가 있다.

이 예에서는 아폴로 부품 재고를 가정한다: 3입력 NOR 게이트만 가정하지만, 4입력 NOR 게이트도 이용할 수 있다고 가정하여 논의를 단순화한다(아폴로에서는 3입력 NOR 쌍으로 컴파일되었다).

NOR 게이트의 표준적 및 비수평적 결과

8개의 NOR 게이트 세트는, 이들의 입력이 모두 3개의 입력 변수 ci, x, y의 직접 및 보완 형식의 조합이라면, 항상 최소값, 즉 3개의 입력 변수의 모든 조합을 처리하는 데 필요한 8개의 관문 중 1개만 출력 값 1을 가진다. NOR 게이트는 이름에도 불구하고 (De Morgan의 법칙을 사용하여) 입력 신호의 보완을 위한 AND로 보는 것이 더 나을 수 있기 때문이다.

이것이 문제가 되지 않는 이유는 minterms와 maxterms의 이중성, 즉 각 maxterm은 like-indexed minter의 보완성이며, 그 반대의 경우도 마찬가지다.

In the minterm example above, we wrote ${\displaystyle u(ci,x,y)=m_{1}+m_{2}+m_{4}+m_{7}}$ but to perform this with a 4-input NOR gate we need to restate it as a product of sums (PoS), where the sums are the opposite maxterms. 그것은

${\displaystyle u(ci,x,y)=\mathrm {AND}(M_{0},M_{3},M_{6})=\mathrm {NOR}(m_{0},m_{3},m_{5},m_{6}).}$

진리표

ci x y M0 M3 M5 M6 AND u(ci,x,y) 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1

ci x y m0 m3 m5 m6 NOR u(ci,x,y) 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 1 1 0 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 1 1 1 0 0 0 0 1 1

위의 최대 조건 예에서는 $c{\displaystyle }$ ${\displaystyle o(c}$ i${\displaystyle }$, ${\displaystyle x}$, y${\displaystyle }$)${\displaystyle }$= M ${\displaystyle {0\mathrm{}}_{}}$ ${\displaystyle {}_{}{}_{}}$ ${\displaystyle {}_{}{}_{}}$ ${\displaystyle {2\mathrm{}}_{}}$ ${\displaystyle {}_{}{}_{}}$ ${\displaystyle {4\mathrm{}}_{}}$ ${\$라고 썼다.$M_{0}M_{1}M_{2}M_{4}}}}$ 그러나$$ 이 작업을 4입력 NOR 게이트로 수행하려면 동일한 미니텀의 NOR에 대한 동일성을 주목해야 한다. 그것은

${\displaystyle co(ci,x,y)=\mathrm {AND}(M_{0},M_{1},M_{4})=\mathrm {NOR}(m_{0},m_{1},m_{2},m_{4})이다.}$

진리표

ci x y M0 M1 M2 M4 AND co(ci,x,y) 0 0 0 0 1 1 1 0 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ci x y m0 m1 m2 m4 NOR co(ci,x,y) 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1

표준 형식과 더불어 고려되는 설계 절충

어떤 사람은 추가 단계를 설계하는 작업이 이제 완료되었다고 생각할 수 있지만, 우리는 세 가지 입력 변수 모두가 직접적 형태와 보완적 형태로 나타나야 한다는 사실을 다루지 않았다. x와 y는 추가되는 내내 정적이므로 통상적으로 직접 및 보완 출력을 모두 갖는 래치 회로에 고정되기 때문에 이 점에서 x와 y에 대해서는 어려움이 없다. (NOR 게이트로 만들어진 가장 간단한 래치 회로는 플립플롭을 만들기 위해 교차 결합한 한 쌍의 게이트로, 각 게이트의 출력은 다른 게이트에 대한 입력 중 하나로 배선된다.) sum u의 보완 형식을 만들 필요도 없다. 단, 1비트 위치에서 수행은 직접 및 보완 양식으로 다음 비트 위치로 전달되어야 한다. 이를 위한 가장 간단한 방법은 1입력 NOR 게이트를 통과하여 출력 co에 라벨을 붙이는 것이지만, 이는 가능한 최악의 장소에서 게이트 지연을 추가해 오른쪽에서 왼쪽으로 운반의 파장을 늦추는 것이다. 4입력 NOR 게이트를 추가로 구축하면 (co로서의 반대쪽 분포를 벗어나) 이 문제를 해결할 수 있다.

${\displaystyle co'(ci,x,y)=\mathrm {AND}(M_{3},M_{5},M_{7})=\mathrm {NOR}(m_{3},m_{5},m_{6},m_{7}).}$

진리표

ci x y M3 M5 M6 M7 AND co'(ci,x,y) 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0

ci x y m3 m5 m6 m7 NOR co'(ci,x,y) 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 1 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 1 1 1 0 0 0 1 0 0

이러한 방식으로 전속력을 유지하기 위한 절충에는 (더 큰 게이트를 사용해야 하는 것 외에) 예상치 못한 비용이 포함된다. 만약 우리가 그 1입력 게이트를 co를 보완하기 위해 사용했다면, $minterm{\displaystyle {}_{}}$ m ${\displaystyle {7\mathrm{}}_{}}$ ${\$에는 쓸모가 없었을 것이고$,$ 그것을 발생시킨 게이트는 제거될 수 있었을 것이다. 그럼에도 불구하고, 그것은 여전히 좋은 무역이다.

이제 NOR 게이트를 지정된 기능으로 전환함으로써 SoP와 PoS 표준 형식에 따라 정확히 그러한 기능을 구현할 수 있었다. NOR 게이트는 1 입력 NOR 게이트를 통해 출력을 전달하여 OR 게이트로 만들고, 각 입력 신호를 1 입력 NOR 게이트로 전달하여 AND 게이트로 만든다. 그러나 이 접근방식은 사용 게이트 수를 증가시킬 뿐만 아니라 신호 처리 지연 횟수를 두 배로 늘려 처리 속도를 절반으로 줄인다. 따라서 성능이 필수적일 때마다 표준 형식을 넘어 강화되지 않은 NOR 게이트를 실행하기 위해 부울 대수학을 수행하는 것이 가치가 충분히 있다.

하향식 설계와 상향식 설계

우리는 이제 Minterm/maxter 툴이 각 출력물에 대해 단지 2개의 게이트 지연 비용을 지불하고 일부 부울 대수학을 추가하여 표준적인 형태의 추가 단계를 설계하는 데 어떻게 사용될 수 있는지 살펴보았다. 그것이 이 기능을 위해 디지털 회로를 설계하는 "하향식" 방법인데, 그것이 가장 좋은 방법인가? 논의는 「가장 빠른 것」을 「최고」로 식별하는 데 초점을 맞추었고, 증강된 표준형식은 그 기준을 흠잡을 데 없이 충족시키지만, 때로는 다른 요소들이 우세한 경우도 있다. 설계자는 관문 수를 최소화하고/또는 대형 팬아웃이 전력 공급 저하 또는 기타 환경 요인에 대한 복원력을 감소시키기 때문에 다른 관문에 대한 신호의 팬아웃을 최소화하는 것을 주요 목표로 할 수 있다. 이 경우 설계자는 표준 양식 설계를 기준으로 한 후 상향식 개발을 시도하여 최종적으로 결과를 비교할 수 있다.

상향식 개발에는 u = ci XOR (x XOR y)가 포함되며, 여기서 XOR는 eXclusive OR을 의미하며, co = ci x + x y + y ci를 의미한다. 그러한 개발에는 모두 12개의 NOR 관문이 필요하다. 즉, 5개의 관문 지연에 6개의 2입력 관문과 2개의 1입력 관문이 있고, 2개의 관문 지연에 3개의 2입력 관문과 3입력 관문이 있다. 표준 기준선은 3입력 NOR 관문 8개와 4입력 NOR 관문 3개를 더하여 2개의 관문 지연에서 u, co, co를 생산했다. 회로 재고에 실제로 4 입력 NOR 게이트가 포함되어 있다면, 하향식 표준 설계는 게이트 수와 속도에서 모두 승자처럼 보인다. 그러나 (당사의 편리한 가정과 대조적으로) 회로가 실제로 3입력 NOR 게이트인 경우, 그 중 4입력 NOR 기능 각각에 2개가 필요한 경우, 표준 설계는 상향식 접근법에 대해 12개보다 14개의 게이트를 차지하지만, 여전히 합 자릿수 u를 상당히 빠르게 생성한다. 팬아웃 비교 표는 다음과 같다.

변수	하향식	상향식
x	4	1
x'	4	3
y	4	1
y'	4	3
ci	4	1
ci''	4	3
M 또는 m	4@1,4@2	해당 없음
XOR y	해당 없음	2
미스크	해당 없음	5@1
맥스.	4	3

상향식 개발의 설명은 co를 출력물로 언급하지만 co는 언급하지 않는다. 그 디자인은 단순히 직접적인 형태의 수행이 필요 없는가? 글쎄, 그렇다 치고 아니다. 각 단계에서 co′의 계산은 ci′, x′, y′에만 의존하며, 이는 co가 개발되지 않고 표준 설계에서처럼 비트 위치를 따라 전달 전파 파동이 발생한다는 것을 의미한다. 1 입력 NOR로 ci를 ci ci에서 만들어야 하는 u의 계산은 더 느리지만, 어떤 단어의 길이에 대해서도 설계는 단 한 번만 위약금을 지불한다(가장 왼쪽의 합이 개발되었을 때). 그 이유는 이러한 계산이 중복되기 때문이다. 각 계산은 다음 비트 위치의 합계 비트가 계산될 수 있는 시점에 영향을 미치지 않고 자신의 작은 파이프라인에 해당하는 것이다. 그리고 확실히, 가장 왼쪽 비트 위치의 코이치는 추가가 오버플로되었는지 여부를 결정하는 논리의 일부로서 보완되어야 할 것이다. 그러나 3입력 NOR 게이트를 사용하는 상향식 디자인은 거의 비독점 워드 길이에 병렬 추가하기 위해 매우 빠르며, 게이트 수를 줄이고 낮은 팬아웃을 사용하므로 게이트 카운트 및/또는 팬아웃이 가장 중요하다면 이긴다!

우리는 관심 있는 독자를 위한 연습으로서 이 모든 문장이 참인 바텀업 설계의 정확한 회로를 그대로 둘 것이며, u = ci(x XOR y) + ci x(x XOR y)′]의 한 가지 더 많은 대수 공식에 의해 보조될 것이다. 이러한 방식으로 총량형성으로부터 운반선 전파를 분리하는 것이 리플 운반선 부착물의 그것보다 운반선 외관 애더의 성능을 높이는 것이다.

디지털 회로 설계에서의 적용

부울 대수학의 적용 중 하나는 디지털 회로 설계로, 하나는 관문 수를 최소화하는 것이고 다른 하나는 안착 시간을 최소화하는 것이다.

두 변수 중 16개의 가능한 기능이 있지만 디지털 로직 하드웨어에서 가장 단순한 게이트 회로는 접속사(AND), 분리(포함 OR), 각각의 보완(NAND 및 NOR)의 네 가지 기능만 구현한다.

대부분의 게이트 회로는 2개 이상의 입력 변수를 수용한다. 예를 들어, 1960년대에 집적회로의 적용을 개척한 우주 기반 아폴로 유도 컴퓨터는 오직 하나의 게이트 유형인 3입력 NOR로 구축되었다. 이 문장의 출력은 3입력이 모두 거짓일 때만 참이다.^{[2][page needed][3]}

참고 항목

• 부울 대수 주제 목록

참조

추가 읽기

• Bender, Edward A.; Williamson, S. Gill (2005). A Short Course in Discrete Mathematics. Mineola, NY: Dover Publications, Inc. ISBN 0-486-43946-1.
  The authors demonstrate a proof that any Boolean (logic) function can be expressed in either disjunctive or conjunctive normal form (cf pages 5–6); the proof simply proceeds by creating all 2^N rows of N Boolean variables and demonstrates that each row ("minterm" or "maxterm") has a unique Boolean expression. Any Boolean function of the N variables can be derived from a composite of the rows whose minterm or maxterm are logical 1s ("trues")
• McCluskey, E. J. (1965). Introduction to the Theory of Switching Circuits. NY: McGraw–Hill Book Company. p. 78. LCCN 65-17394. Canonical expressions are defined and described
• Hill, Fredrick J.; Peterson, Gerald R. (1974). Introduction to Switching Theory and Logical Design (2nd ed.). NY: John Wiley & Sons. p. 101. ISBN 0-471-39882-9. Minterm and maxterm designation of functions

외부 링크

위키북 전자에는 부울 대수라는 주제에 관한 페이지가 있다.

• Boole, George (1848). Translated by Wilkins, David R. "The Calculus of Logic". Cambridge and Dublin Mathematical Journal. III: 183–198.