직접 결합 트랜지스터 논리
Direct-coupled transistor logic
직접 결합 트랜지스터 로직(DCTL)은 저항-트랜지스터 로직(RTL)과 유사하지만 입력 트랜지스터 베이스는 베이스 저항 없이 컬렉터 출력에 직접 연결됩니다.따라서 DCTL 게이트는 RTL 게이트보다 컴포넌트가 적고 경제성이 뛰어나며 집적회로 상에 제작하는 것이 간단합니다.유감스럽게도 DCTL은 신호 레벨이 훨씬 작고 접지 노이즈의 영향을 받기 쉬우며 일치하는 트랜지스터 특성이 필요합니다.트랜지스터도 과전압이 심합니다.이것은 출력 트랜지스터의 포화전압을 [1]낮추지만 베이스에 축적된 전하량이 많아 회로의 속도를 늦춘다는 점에서 좋은 기능입니다.게이트 팬아웃은 "전류 호깅"으로 인해 제한됩니다. 트랜지스터 Base-Emiter 전압(VBE)이 잘 일치하지 않으면 한 트랜지스터의 Base-Emiter 접합부가 대부분의 입력 구동 전류를 낮은 Base-Emiter 전압에서 전도하여 다른 입력 트랜지스터가 [2]켜지지 않을 수 있습니다.
DCTL은 가장 단순한 디지털 로직 패밀리에 가깝습니다.논리 [3]요소별로 가능한 컴포넌트는 거의 없습니다.
유사한 로직 패밀리, 직접 결합 트랜지스터-트랜지스터 로직은 [4]ECL보다 빠릅니다.
존 T. 월마크와 샌포드 M.Marcus는 JFET를 사용하여 직접 결합 트랜지스터 로직을 설명했습니다.이것은 직접 결합 단극 트랜지스터 논리(DCUTL)라고 불렸습니다.그들은 JFET를 이용한 집적회로로서 구현된 다양한 복잡한 논리함수를 발표했는데, 그 중에는 상보 메모리 [5]회로도 포함되어 있다.
레퍼런스
- ^ Rohr 1963, 36페이지
- ^ Rohr 1963, 37페이지
- ^ Angell, James B. (1958), "Direct-coupled logic circuitry" (PDF), Proceedings of the May 6-8, 1958, western joint computer conference: Contrasts in computers on XX - IRE-ACM-AIEE '58 (Western), p. 22, doi:10.1145/1457769.1457778, S2CID 2003290,
In general, only one class of transistor and one or two values of resistor are required for a complete logical system.
- ^ Fulkerson, D. E. (1975), "Direct-coupled transistor-transistor logic: a new high-performance LSI gate family", IEEE Journal of Solid-State Circuits, 10 (2): 110–117, Bibcode:1975IJSSC..10..110F, doi:10.1109/JSSC.1975.1050570
- ^ J.T. Wallmark; S.M. Marcus (1959). "Integrated devices using Direct-Coupled Unipolar Transistor Logic". EC-8 (2). IEEE.
{{cite journal}}:Cite 저널 요구 사항journal=(도움말)CS1 maint: 작성자 파라미터 사용(링크)
- Roehr, William, ed. (1963), Switching Transistor Handbook, Motorola, Inc.
