다이오드 로직

Diode logic
이산 트랜지스터 클럭의 다이오드-트랜지스터 논리.A의 다이오드는 12개 라인 중 1개를 디코딩하여 7개 세그먼트 디스플레이를 켜서 1 ~ 12시간을 표시합니다.B의 트랜지스터는 디코드 다이오드 및 디스플레이를 구동합니다.C의 다이오드는 D의 트랜지스터 플립 플랍 상태를 기반으로 12쌍의 트랜지스터 중 하나를 트리거합니다.플립 플랍 체인에 추가 다이오드가 있으면 시간을 계산할 수 있습니다.

다이오드 로직(DL) 또는 다이오드 저항 로직(DRL)은 다이오드에서 부울 로직 게이트를 구성하는 것입니다.다이오드 로직은 반도체 다이오드가 부피가 크고 비용이 많이 드는 진공관 소자를 대체할 수 있는 초기 컴퓨터의 건설에 널리 사용되었다.다이오드 로직의 가장 일반적인 용도는 다이오드 외에 NOT 함수 및 신호 복원을 제공하는 인버터 로직을 포함하는 다이오드-트랜지스터 로직(DTL) 집적회로입니다.

다이오드 로직은 단순하다는 장점이 있지만, 각 게이트에 증폭 단계가 없기 때문에 그 적용이 제한됩니다.모든 논리 기능을 다이오드 논리만으로 구현할 수 있는 것은 아닙니다. 비반전 논리 AND 및 논리 OR 기능만 다이오드 게이트로 구현할 수 있습니다.여러 개의 다이오드 로직 게이트를 캐스케이드하면 각 스테이지의 전압 레벨이 크게 변화하기 때문에 보통 다이오드 로직은 단일 스테이지로 제한됩니다.다만, 특수한 설계에서는, 2 스테이지 시스템이 실현되는 경우가 있습니다.

전제 조건의 단순화

그림에서 이 설명에서는 전압 강하 없이 정방향으로 전도하고 역방향으로 전도하지 않는 이상적인 다이오드를 가정합니다.로직 설계에서는 1과 0이라는 라벨이 붙은2개의 다른 레벨의 신호를 상정하고 있습니다.양의 로직의 경우 1은 가장 양의 레벨을 나타내고 0은 가장 음의 레벨을 나타냅니다.이 설명에서 설명하는 것처럼 양의 로직 1은 +6V로 표시되고 0V는 로직 0을 나타냅니다.바이너리 로직에서는 신호 전압의 정확한 크기는 중요하지 않으며, 1과 0 상태는 검출 가능한 다른 전압 레벨로 표시되어야 합니다.

이러한 예에서는 정의된 로직 1 또는 로직 0 레벨을 제공하는 전압 레벨에 모든 게이트의 최소 1개의 입력을 연결해야 합니다.모든 입력이 구동 소스에서 분리되면 출력 신호가 올바른 전압 범위로 제한되지 않습니다.

다이오드 로직 게이트

논리 게이트에서 논리 기능은 논리 입력 또는 패시브 구성 요소인 병렬 저항 또는 다이오드에 의해 제어되는 병렬 또는 직렬 연결된 스위치(릴레이 접점 또는 CMOS와 같은 절연 게이트 FET)에 의해 수행됩니다.다이오드 로직은 순방향 바이어스 시 낮은 임피던스, 역방향 바이어스 시 매우 높은 임피던스를 나타내는 다이오드에 의해 구현됩니다.다이오드 로직 게이트에는 OR과 AND의 두 종류가 있습니다.반전 기능에는 트랜지스터와 같은 활성 구성 요소가 필요하므로 NOT(반전) 다이오드 게이트를 구성할 수 없습니다.

OR 논리 게이트

양의 로직 진실 테이블을 가진 다이오드 OR 게이트

오른쪽 이미지는 다이오드 OR 회로를 나타냅니다.다이오드 기호는 전류 흐름의 전진 저임피던스 방향을 나타내는 화살표입니다.모든 다이오드는 양극에 입력이 있으며 음극은 함께 연결되어 출력을 구동합니다.R은 출력에서 일부 음전압(-6V)으로 연결되어 다이오드에 바이어스 전류를 제공합니다.

모든 입력 A, B 및 C가 0V(로직 레벨 0)이면 R을 통과하는 전류는 다이오드가 출력을 클램프할 때까지 출력 전압을 낮춥니다.이러한 다이오드는 이상적인 것으로 취급되기 때문에 출력은 로직 레벨 0인 0V로 클램프됩니다.입력이 양의 전압(논리 1)으로 전환되면 현재 전방 바이어스 다이오드를 흐르는 전류가 출력 전압을 끌어올려 출력에 양의 전압을 공급합니다(논리 1).모든 양의 전압은 로직 1 상태를 나타냅니다. 여러 다이오드를 통해 전류를 합해도 로직 레벨이 변경되지 않습니다.다른 다이오드는 역바이어스이며 전류가 흐르지 않습니다.

입력 A, B, C 중 하나가 1일 경우 출력은 1이 됩니다.모든 입력(A, B, C)이 0인 경우에만 출력이 0이 됩니다.이것은 논리 OR의 정의입니다.이미지 오른쪽에 있는 진실 표에는 모든 입력 조합에 대한 출력이 나와 있습니다.

이것은 다음과 같이 쓸 수 있습니다.

A 또는 B 또는 C = 출력
또는
A+B+C=출력

부울 대수에서 더하기 기호(+)는 OR을 나타내기 위해 사용됩니다.

R은 임의의 음전압으로 복귀할 수 있습니다.R이 0V로 연결된 경우 다음 회로를 구동하는 데 사용할 수 있는 구동 전류가 없습니다. 실제 다이오드는 바이어스 전류가 필요합니다.실용회로에서 모든 신호레벨, R의 값 및 그 리턴전압은 설계요건을 충족시키기 위해 회로설계자에 의해 선택된다.

AND 논리 게이트

양의 로직 진실 표가 있는 다이오드 AND 게이트

다이오드 AND는 기본적으로 OR과 동일합니다. 단, 뒤집어집니다.다이오드는 역방향으로 바뀌어 캐소드가 입력에 연결되고 양극이 서로 연결되어 출력을 제공합니다.R은 +12V에 연결되어 다이오드에 대해서는 순방향 바이어스 전류를, 출력 구동에 대해서는 전류를 제공합니다.

모든 입력 A 및 B 및 C가 양의 전압(+6V 여기)인 경우, R을 통과하는 전류는 다이오드가 출력을 논리 1 출력 레벨인 +6V로 클램프할 때까지 출력을 양으로 당깁니다.입력이 0V(논리 0 레벨)로 전환되면 다이오드를 통해 흐르는 전류가 출력 전압을 0V로 낮춥니다.다른 다이오드는 역편향되어 전류가 흐르지 않습니다.

입력 A, B 또는 C가 0일 경우 출력은 0이 됩니다.모든 입력, A AND B 및 C가 1인 경우에만 출력이 1이 됩니다.이것이 논리 AND의 정의입니다.이미지 오른쪽에 있는 진실 표에는 모든 입력 조합에 대한 출력이 나와 있습니다.

이것은 다음과 같이 쓸 수 있습니다.

A 및 B 및 C = 출력
또는
A×B×C=OUTPUT

(부울 대수에서 곱셈 기호는 AND를 나타낸다.)

다이오드 OR과 마찬가지로 R은 로직 레벨 1보다 양의 전압으로 돌아갈 수 있습니다.R이 1레벨과 동일한 전압으로 연결되어 있으면 다음 회로를 구동하는 데 사용할 수 있는 구동 전류가 없습니다.모든 신호 레벨, R의 값 및 리턴 전압은 회로 설계자가 설계 요건을 충족하기 위해 선택한 옵션입니다.

네거티브 로직

AND 또는 OR 회로를 사용하는 로직 설계자는 양의 신호 레벨과 음의 신호 레벨에 각각1과 0을 할당할 수 있습니다.이 과제에서는 논리가 긍정적이라고 가정합니다.1은 음전압이고 0은 양전압인 경우와 마찬가지로 할당이 반대일 수 있습니다.이것은 부정적인 논리가 될 것이다.보다 효율적인 논리 설계를 실현하기 위해 일반적으로 양의 로직과 음의 로직 사이의 전환이 사용됩니다.

부울 대수에서 양의 논리 OR은 음의 논리 AND로 인식된다.마찬가지로 양의 논리 AND는 음의 논리 OR입니다.

이러한 관계는 위의 작동 설명을 읽으면 쉽게 알 수 있습니다.OR에는 "모든 입력, A, B, C가 0인 경우에만 출력이 0이 됩니다."라고 명시되어 있습니다.음의 논리에서는 낮은 전압의 각 노드가 논리 1이 되어 "모든 입력, AND B 및 C가 1인 경우에만 출력이 1이 됩니다."라고 기술합니다.이것이 AND 함수의 정의입니다.

마찬가지로 AND에 대해서도 "입력 A, B 또는 C가 0이면 출력은 0이 됩니다."라고 기술되어 있습니다.음의 논리에서는 낮은 전압의 각 노드가 논리 1이 되어 "입력 A 또는 B 또는 C가 1이면 출력은 1이 됩니다."라는 문구가 됩니다.이것이 OR 함수의 정의입니다.

다이오드 배열의 논리 기능은 전압 레벨에 의한 논리 상태 표현을 알고 있는 경우에만 확립할 수 있습니다.[1]

실제 다이오드가 있는 다이오드 로직

전압 대 전류의 다이오드 근사치

위의 설명은 순방향에서 저항이 0이고 역방향에서 저항이 무한인 이상적인 다이오드를 가정한 것입니다.회로 설계자는 실제 다이오드에 관심을 가져야 합니다.문서 p-n 다이오드와 보다 자세한 문서 p-n 접합은 PN 다이오드의 물리학을 설명합니다.전자, 구멍, 다수 및 소수 캐리어 등에 대한 모든 논의 후에.각각은 회로 설계자와 가장 직접적으로 관련된 방정식으로 귀결됩니다.실제 PN 다이오드는 실제로 우측 곡선과 유사한 전압 전류 특성을 가집니다.보다 구체적인 정의는 쇼클리 다이오드 방정식에서 찾을 수 있습니다.신뢰할 수 있는 다이오드 논리회로의 설계자는 보통 다이오드 사양이 제공하는 것으로 제한되며, 이는 종종 방정식보다 낮습니다.일반적으로 사양은 주로 하나 이상의 전방 전류 및 역누전 전류에서 최대 전방 전압 강하를 제공합니다.또한 제너 또는 눈사태 파괴에 의해 제한되는 최대 역전압을 제공합니다.게르마늄과 실리콘 PN 다이오드의 일반적인 최악의 사양은 다음과 같습니다.

게르마늄 다이오드:

10mA에서 최대 순방향 전압 = 0 ~ 85°C에서 1V
15V에서 최대 역방향 누출 전류 = 85°C에서 100마이크로암페어

실리콘 다이오드:

10mA에서 최대 순방향 전압 = 0 ~ 125°C에서 1V
15V에서 최대 역방향 누출 전류 = 85°C에서 1마이크로암페어

부품 제조의 차이와 온도의 영향은 일반적으로 이러한 사양에 포함됩니다.

보다 현실적으로 게르마늄 순방향 전압은 0.25 ~ 0.4V일 수 있지만, 이는 종종 지정되지 않습니다.실리콘 누출 전류는 훨씬 낮을 수 있으며, 1 ~100 나노암페어 정도일 수 있습니다.

또한 PN 다이오드는 설계와 관련이 있을 수 있는 과도 거동을 가지고 있다.양극과 음극 사이의 PN 다이오드의 캐패시턴스는 역전압에 반비례하며, 0V에 근접하여 전방 바이어스로 변화합니다.전류가 전진 바이어스에서 역바이어스로 전환될 때 즉시 감소하지 않는 복구 문제도 있습니다.다이오드 OR의 경우 두 개 이상의 입력이 1레벨에 있고 한 개의 입력이 0으로 전환되면 1에 머물러 있는 다이오드에 글리치 또는 전류 증가를 일으킵니다.이로 인해 출력 전압이 단기적으로 저하될 수 있습니다.실제로 다이오드 로직 게이트가 보통과 같이 트랜지스터 인버터를 구동하고 다이오드와 트랜지스터가 유사한 구조의 경우 트랜지스터 게인에 의해 증폭되는 유사한 베이스 컬렉터 캐패시턴스를 가지므로 글리치를 통과하기에는 너무 느립니다.다이오드가 훨씬 느린 구조일 때만 문제가 됩니다.한 특이한 설계에서는 작은 셀레늄 다이오드 디스크가 게르마늄 트랜지스터와 함께 사용되었습니다.매우 느린 셀레늄 다이오드의 복구 시간으로 인해 인버터 출력에 문제가 발생했습니다.셀레늄 다이오드를 트랜지스터의 베이스 이미터 접합부에 배치하여 셀레늄 트랜지스터라고 "생각"하게 함으로써 고정되었습니다.

트랜지스터 인버터를 사용한 초기 다이오드 로직

NAND 및 NOR DTL 논리 회로(IBM 608 카드에 사용).PNP 및 NPN 트랜지스터 심볼은 [2]IBM에서 사용합니다.

1952년까지 IBM은 기성 게르마늄 다이오드를 개조하여 트랜지스터를 제조했으며, 그 후 Poughkeepsie에 [3][4]자체 합금 접합 트랜지스터 제조 공장을 설립했습니다.1950년대 중반, 다이오드 논리는 세계 최초의 올 트랜지스터 컴퓨터였던 IBM 608에 사용되었다.오른쪽 그림은 608카드에서 사용되는2개의 기본적인 논리회로를 나타내고 있습니다.단일 카드에는 4개의 양방향 회선 또는 3개의 3방향 또는 1개의 8방향 회선을 수용할 수 있습니다.모든 입력 및 출력 신호가 호환되었습니다.이들 회로는 1마이크로초의 [citation needed]좁은 펄스를 안정적으로 스위칭할 수 있었습니다.

1962년식 D-17B 유도 컴퓨터의 설계자는 사용되는 트랜지스터의 수를 최소화하기 위해 가능한 한 다이오드 저항 로직을 사용했습니다.

복원

계단식 AND-OR 다이오드 게이트에서는 고전압 레벨이 2배 이상 감소합니다.

액티브 소자에 의해 구현되는 디지털 로직은 신호 복원이 특징입니다.참과 거짓 또는 1과 0은 두 가지 특정 전압 레벨로 표시됩니다.디지털 로직 게이트에 대한 입력이 해당 레벨에 가까우면 출력이 원하는 레벨에 가깝거나 정확하게 같아집니다.액티브 로직 게이트는 각 게이트가 입력 시 노이즈를 제거하는 경향이 있기 때문에 대량으로 통합될 수 있습니다.다이오드 로직 게이트는 패시브 소자에 의해 구현되므로 두 가지 복원 문제가 있습니다.

전방 전압 강하
다이오드 로직의 첫 번째 복원 문제는 전방 바이어스 다이오드 전체에 약 0.6V의 전압 강하가F 있다는 것입니다.이 전압은 다이오드 게이트가 캐스케이드될 때 누적되도록 모든 게이트의 입력에 가산 또는 감산됩니다.OR 게이트에서 V는F 고전압 레벨(논리 1)을 낮추고 AND 게이트에서는 저전압 레벨(논리 0)을 높입니다.따라서 실행 가능한 로직 스테이지의 수는 전압 강하와 고전압과 저전압의 차이에 따라 달라집니다.
소스 저항
다이오드 로직의 또 다른 문제는 입력 전압 소스의 내부 저항입니다.게이트 저항기와 함께 전압 레벨의 편차를 일으키는 분압기를 구성합니다.OR 게이트에서는 소스 저항이 고전압 레벨(논리 1)을 감소시키고 AND 게이트에서는 저전압 레벨(논리 0)을 증가시킵니다.오른쪽 그림의 계단식 AND-OR 다이오드 게이트에서는 AND 풀업 [5]저항을 통해 내부 전압이 떨어지기 때문에 AND 고출력 전압이 감소합니다.

적용들

다이오드 로직 게이트는 집적회로로서 다이오드 트랜지스터 로직(DTL) 게이트를 구축하는 데 사용됩니다.

기존 IC의 출력(상보적인 출력 구동 단계 포함)은 전압원으로 작동하므로 서로 직접 연결되지 않습니다.그러나 다이오드는 카운터 등의 IC로부터의 2개 이상의 디지털(하이/로우) 출력을 조합하는 데 사용할 수 있습니다.이 유선 논리 접속은 추가 논리 [6]게이트를 사용하지 않고 간단한 논리 함수를 생성하는 유용한 방법입니다.

대부분의 회로 패밀리는 신뢰성 높은 성능을 달성하기 위해 이러한 신호 레벨에 따라 호환되는 입력 및 출력을 제공하도록 설계되었습니다.다이오드 로직을 추가하면 신호 레벨이 저하되고 노이즈 제거 불량 및 고장 가능성이 있습니다.

터널 다이오드

1960년대에는 논리회로에 터널 다이오드를 사용하는 것이 활발한 연구 주제였다.당시의 트랜지스터 로직 게이트와 비교했을 때 터널 다이오드는 훨씬 더 빠른 속도를 제공했습니다.다른 다이오드 타입과 달리 터널 다이오드는 각 단계에서 신호의 증폭 가능성을 제공했습니다.터널 다이오드 로직의 작동 원리는 터널 다이오드의 바이어스 및 임계값 전류 이상의 입력으로부터의 전류 공급에 의존하여 다이오드를 두 상태 간에 전환합니다.그 결과 터널 다이오드 논리회로는 논리연산 후 다이오드를 리셋하는 수단이 필요했다.단순한 터널 다이오드 게이트는 입력과 출력을 거의 분리하지 못했으며 팬 입력과 팬 아웃이 낮았습니다.추가적인 터널 다이오드 및 바이어스 전원 공급 장치가 있는 보다 복잡한 게이트는 이러한 한계 중 일부를 극복했습니다.[7] 이산 및 집적회로 트랜지스터 속도의 진보와 트랜지스터 앰프의 거의 일방적인 성질이 터널 다이오드 게이트를 능가하여 더 이상 현대 컴퓨터에 사용되지 않습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ 미합중국 육군통신전자부 기초: 디지털 컴퓨터 필드 매뉴얼 FM 11-72 1978, 3-17 ~ 3-22 페이지
  2. ^ IBM 고객 지침서: 트랜지스터 컴포넌트 회로, 페이지 20, IBM, 1960.
  3. ^ 에머슨 퍼, 라일 R.Johnson, John H. Palmer, IBM의 360 and Early 370 Systems, 페이지 33-34, MIT Press, 1991 ISBN0262161230.
  4. ^ Bo Lojek, 반도체의 역사, Springer Science & Business Media, 2007 ISBN 3540342583.
  5. ^ 다이오드 로직
  6. ^ 집적회로(칩)
  7. ^ 스위칭 및 마이크로파 애플리케이션용 터널 다이오드 기술 매뉴얼 TD-30, RCA 1963, (3장) 스위칭

외부 링크

Wikimedia Commons에는 다이오드 로직과 관련된 미디어가 있습니다.