저항-트랜지스터 논리

Resistor–transistor logic

저항-트랜지스터 로직(RTL)은 저항을 입력 네트워크로 사용하고 양극 접합 트랜지스터(BJT)를 스위칭 장치로 사용하여 구축된 디지털 회로 클래스입니다.RTL은 사용된 트랜지스터 디지털 로직 회로의 초기 클래스이며, 다른 클래스에는 다이오드-트랜지스터 로직(DTL) 및 트랜지스터-트랜지스터 로직(TTL)이 있습니다.RTL 회로는 처음에는 개별 컴포넌트로 구성되었지만, 1961년에 모노리식 집적회로로 생산된 최초의 디지털 로직 패밀리가 되었습니다.RTL 집적회로는 1961년에 설계가 시작되어 [1]1966년에 처음 비행한 아폴로 가이던스 컴퓨터에 사용되었다.

실행

RTL 인버터

바이폴라 트랜지스터 스위치는 논리 [2]부정을 구현하는 가장 단순한 RTL 게이트(인버터 또는 NOT 게이트)입니다.베이스와 입력전압원 사이에 베이스저항이 접속된 공통 이미터 스테이지로 구성됩니다.기본 저항기의 역할은 입력 전압을 전류로 변환하여 매우 작은 트랜지스터 입력 전압 범위(약 0.7V)를 논리 "1" 레벨(약 3.5V)로 확장하는 것입니다.이 저항은 타협을 통해 정착됩니다. 즉, 트랜지스터를 포화시킬 수 있을 정도로 낮게 선택되고 높은 입력 저항을 얻을 수 있을 정도로 높게 선택됩니다.수집기 저항기의 역할은 수집기 전류를 전압으로 변환하는 것입니다. 이 저항은 트랜지스터를 포화시킬 정도로 높고 낮은 출력 저항(높은 팬 출력)을 얻을 수 있을 정도로 낮습니다.

1 트랜지스터 RTL NOR 게이트의 개략도.

1 트랜지스터 RTL NOR 게이트

1개가 아닌 2개 이상의 베이스 저항(R 및 R4)을3 사용하면 인버터는 2입력 RTL NOR 게이트가 됩니다(오른쪽 그림 참조).논리 연산 OR은 두 개의 산술 연산 덧셈 및 비교를 연속적으로 적용하여 수행됩니다(입력 저항 네트워크는 동일한 가중 입력의 병렬 전압 섬머 역할을 하며 다음 공통 이미터 트랜지스터 스테이지가 임계값이 약 0.7V인 전압 비교기로 작동합니다).논리 "1"에 연결된 모든 저항의 등가 저항과 논리 "0"에 연결된 모든 저항의 등가 저항은 트랜지스터를 구동하는 구성 분압기의 두 다리를 형성합니다.베이스 저항과 입력 수는 1개의 논리 "1"만으로 임계값을 초과하는 베이스 이미터 전압을 생성하고 결과적으로 트랜지스터를 포화시키기에 충분하도록 선택(제한)됩니다.모든 입력 전압이 낮으면(논리 "0") 트랜지스터가 차단됩니다.풀다운 저항1 R은 트랜지스터를 적절한 ON-OFF 임계값으로 바이어스합니다.트랜지스터1 Q의 Collector-Emiter 전압이 출력으로 받아들여지기 때문에 출력이 반전되며 입력이 낮을 때 하이입니다.따라서 아날로그 저항 네트워크와 아날로그 트랜지스터 스테이지가 논리함수 [3]NOR를 실행한다.

Apollo Guidance Computer [4]집적회로에 사용되는 멀티 트랜지스터 RTL NOR 게이트의 개략도.
아폴로 가이드 컴퓨터 구축에 사용되는 듀얼 3입력 NOR 게이트 칩 사진.연결부(상단 중앙에서 시계방향으로) 접지, 입력(3), 출력, 전력cc(V), 출력, 입력(3)단자에서 트랜지스터로 가는 가는 와이어는 저항입니다.
아폴로 유도 컴퓨터의 플랫팩 RTL NOR 게이트 집적회로

멀티 트랜지스터 RTL NOR 게이트

1 트랜지스터 RTL NOR 게이트의 제한은 멀티 트랜지스터 RTL 구현으로 극복됩니다.논리 입력에 의해 구동되는 병렬 연결된 트랜지스터 스위치 세트로 구성됩니다(오른쪽 그림 참조).이 구성에서는 입력이 완전히 분리되고 출력 논리 "1"에서의 컷오프 트랜지스터의 작은 리크 전류에 의해서만 입력 수가 제한된다.나중에 DCTL, ECL, 일부 TTL(7450, 7460), NMOS 및 CMOS 게이트 구축에도 동일한 아이디어가 사용되었습니다.

트랜지스터 바이어스

주요 기사:바이폴라 트랜지스터 바이어스

바이폴라 트랜지스터의 안정성과 예측 가능한 출력을 보장하기 위해 베이스 입력(Vb 또는 베이스 단자 전압)이 바이어스됩니다.

이점

RTL 기술의 주요 장점은 최소한의 트랜지스터를 사용했다는 것입니다.집적회로 이전의 개별 부품을 사용하는 회로에서 트랜지스터는 가장 비싼 부품이었습니다.초기 IC 로직 생산(예: 1961년 Fairchild)은 같은 방식을 잠깐 사용했지만 다이오드-트랜지스터 로직과 트랜지스터 로직(1963년부터 실바니아 전기 제품에서 시작)과 같은 고성능 회로로 빠르게 전환했다. 왜냐하면 다이오드와 트랜지스터는 [5]IC의 저항기보다 비싸지 않았기 때문이다.

제한 사항

RTL의 단점은 트랜지스터가 켜질 때 컬렉터 및 베이스 저항으로 흐르는 전류로 인해 높은 전력 소산이 발생한다는 것입니다.이를 위해서는 RTL 회로에 더 많은 전류를 공급하고 열을 제거해야 합니다.반대로, 「토템 폴」출력 스테이지의 TTL 회선은, 이러한 요건을 최소한으로 억제합니다.

RTL의 또 다른 제한은 팬 인의 제한입니다.많은 회로 설계에서는 사용 가능한 노이즈 내성을 [citation needed]완전히 상실하기 전에 3개의 입력이 한계입니다.노이즈 마진이 낮습니다.Lancaster는 집적회로 RTL NOR 게이트(입력당 1개의 트랜지스터가 있음)는 논리 입력의 "합리적인 수"로 구성될 수 있으며 8입력 NOR [6]게이트의 예를 제시한다고 말합니다.

표준 집적회로 RTL NOR 게이트는 최대 3개의 다른 유사한 게이트를 구동할 수 있습니다.또는 최대 2개의 표준 집적회로 RTL "버퍼"를 구동하기에 충분한 출력이 있으며, 각 RTL "버퍼"는 최대 25개의 다른 표준 RTL NOR [6]게이트를 구동할 수 있습니다.

RTL의 고속화

다양한 업체들이 이산 RTL에 다음과 같은 속도 향상 방식을 적용했다.

트랜지스터 스위칭 속도는 최초의 트랜지스터 컴퓨터로부터 지금까지 꾸준히 증가해 왔습니다.GE 트랜지스터 설명서(7차, 페이지 181 또는 3차, 페이지 97 또는 중간판)는 [7]포화를 방지하기 위해 고주파 트랜지스터 또는 캐패시터 또는 베이스에서 컬렉터까지 다이오드(병렬 음성 피드백)를 사용하여 속도를 높일 것을 권장합니다.

캐패시터를 각 입력 저항기와 병렬로 배치하면 구동 스테이지가 구동 스테이지의 베이스 이미터 접점으로 전진 바이어스되는 데 필요한 시간이 단축됩니다.엔지니어와 기술자는 "RCTL"(저항 캐패시터-트랜지스터 로직)을 사용하여 "속도 향상 캐패시터"가 장착된 게이트를 지정합니다.링컨 연구소의 TX-0 컴퓨터 회로에는 RCTL이 [8]포함되어 있습니다.그러나 콘덴서를 포함하는 방법은 집적 [citation needed]회로에 적합하지 않았습니다.

높은 콜렉터 공급 전압과 다이오드 클램핑을 사용하면 콜렉터 베이스 및 배선 캐패시턴스 충전 시간이 단축됩니다.이 배치에서는 수집기를 설계 로직 레벨로 클램핑하는 다이오드가 필요했습니다.이 방법은 이산 DTL(다이오드-트랜지스터 [9]로직)에도 적용되었습니다.

이산 소자 논리 회로에 익숙한 또 다른 방법으로는 다이오드와 저항, 게르마늄과 실리콘 다이오드 또는 네거티브 피드백 배열의 세 개의 다이오드를 사용했습니다.다양한 베이커 클램프로 알려진 이러한 다이오드 네트워크는 컬렉터가 포화 상태에 가까워짐에 따라 베이스에 인가되는 전압을 낮춥니다.트랜지스터는 포화 상태가 낮았기 때문에 저장된 전하 캐리어를 적게 축적했습니다.따라서, 트랜지스터가 [7]꺼지는 동안 저장된 전하를 지우는 데 더 적은 시간이 필요했습니다.트랜지스터의 포화를 방지하기 위해 배치된 저전압 다이오드는 숏키 TTL과 같이 숏키 다이오드를 사용하여 집적 로직 패밀리에 적용되었다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ "Ch2-5".
  2. ^ 저항 트랜지스터 로직은 기본적인 RTL 게이트를 설명하고 몇 가지 유용한 계산을 제공합니다.
  3. ^ IBM, IBM (1960). Transistor Component Circuits (PDF). Customer Engineering Manual of Instruction. IBM. Form 223-6889. Retrieved 2010-01-04. The logical function is performed by the input resistor network and the invert function is accomplished by the common emitter transistor configuration...
  4. ^ 아폴로 안내 컴퓨터 설계도, Dwg. 번호 2005011
  5. ^ David L. Morton Jr. and Joseph Gabriel (2007). Electronics: The Life Story of a Technology. JHU Press. ISBN 978-0-8018-8773-4.
  6. ^ a b Donald E. Lancaster (1969). RTL cookbook. Bobbs-Merrill Co. (or Howard W Sams). ISBN 0-672-20715-X.
  7. ^ a b Cleary, J. F., ed. (1958–1964). GE Transistor Manual (3rd–7th ed.). General Electric, Semiconductor Products Department, Syracuse, NY.
  8. ^ Fadiman, J. R. (1956). TX0 Computer Circuitry (PDF). MIT Lincoln Laboratory. Retrieved 2011-09-09.
  9. ^ DEC, Flip_Chip (1967). The Digital Logic Handbook. Digital Equipment Corporation. Retrieved 2008-03-08.

추가 정보