오픈 콜렉터

Open collector
NPN BJT 트랜지스터가 있는 집적회로(IC)의 오픈 컬렉터의 간단한 개략도.

오픈 콜렉터는 많은 집적회로(IC)에서 볼 수 있는 일반적인 출력 유형으로, 접지 또는 접속 해제된 스위치와 같이 동작합니다.출력신호는 특정 전압 또는 전류의 신호를 출력하는 대신 집전기가 IC의 핀 상에서 외부화(개방)되는 내부 NPN 트랜지스터의 베이스에 인가된다.NPN 트랜지스터의 이미터는 접지 [1]핀에 내부적으로 접속되어 있습니다.출력 장치가 MOSFET인 경우 출력을 오픈 드레인이라고 하며 이와 유사한 [1]: 488ff 방식으로 작동합니다.예를 들어 I²C 버스와 1-와이어 버스는 이 개념을 기반으로 합니다.

기능.

그림에서 트랜지스터 베이스는 "IC 출력"입니다.내부 IC 로직에서 트랜지스터로 전송되는 신호입니다.이 신호는 트랜지스터 스위칭을 제어합니다.외부 출력은 트랜지스터 컬렉터이며, 트랜지스터는 내부 IC 로직과 IC 외부 부품 사이의 인터페이스를 형성합니다.

개략적인 구성 요소 기호에서 열린 출력은 다음과 [2]같은 기호로 표시됩니다.

  • Low-Z L 또는 Hi-Z H를 출력하는 핀의 경우(또는 내부 풀업 저항기가 있는 핀의 경우)
  • hi-Z L 또는 low-Z H를 출력하는 핀의 경우(또는 내부 풀다운 저항기가 있는 핀의 경우)

출력은 개방 회로(고임피던스의 경우 "hi-Z"로 표시됨) 또는 접지 연결을 형성합니다.출력은 일반적으로 트랜지스터가 꺼질 때 출력 전압을 상승시키는 외부 풀업 저항으로 구성됩니다.이 저항기에 연결된 트랜지스터가 켜지면 출력이 거의 0V가 됩니다.오픈 콜렉터 출력은 아날로그 가중치, 합계, 제한 등에 도움이 될 수 있지만, 이러한 적용에 대해서는 여기서 설명하지 않습니다.

3상태 논리소자는 오픈 콜렉터 소자와는 달리 양쪽 논리상태에서 전류를 소스 및 싱크하는 트랜지스터와 양쪽 트랜지스터를 끄고 출력을 격리하는 제어로 구성되기 때문이다.

오픈 콜렉터 장치의 응용 프로그램

풀업 저항기는 외부로 칩 공급 전압에 연결할 필요가 없기 때문에 칩 공급 전압보다 낮거나 높은 전압을 대신 사용할 수 있습니다(칩 출력의 절대 최대 정격을 초과하지 않는 경우).따라서 오픈 컬렉터 회로는 동작 전압 레벨이 다른 디바이스 패밀리의 인터페이스로 사용되는 경우가 있습니다.오픈 컬렉터 트랜지스터는 칩 공급 전압보다 높은 전압을 견딜 수 있도록 정격을 지정할 수 있습니다.이 기술은 5V 이하에서 작동하는 논리 회로에서 모터, 12V 릴레이, 50V 진공 형광 디스플레이 또는 100V 이상의 Nixie 튜브와 같은 장치를 구동하는 데 일반적으로 사용됩니다.

또 다른 장점은 여러 개의 오픈 컬렉터 출력을 단일 회선에 연결할 수 있다는 것입니다.라인에 연결된 모든 출력이 고임피던스 상태이면 풀업 저항기가 와이어를 고전압(논리 1) 상태로 유지합니다.하나 이상의 장치[clarification needed] 출력이 로직 0(접지) 상태이면 전류가 싱크되고 라인 전압이 접지 쪽으로 당겨집니다.이 유선 논리 연결에는 여러 가지 용도가 있습니다.오픈 콜렉터 장치는 일반적으로 여러 장치를 하나의 인터럽트 요청 신호 또는 I²C와 같은 공유 버스에 연결하기 위해 사용됩니다.이것에 의해, 1개의 디바이스가 다른 비액티브한 디바이스로부터의 간섭 없이 버스를 운전할 수 있습니다.Open-Collector 디바이스를 사용하지 않을 경우 비활성 디바이스의 출력은 버스 전압을 높게 유지하려고 시도하여 예측할 수 없는 출력이 됩니다.

오픈 드레인 게이트를 사용한 액티브-로우 와이어드-OR/액티브-하이 와이어드-AND 회로.

여러 개의 열린 수집기의 출력을 서로 연결함으로써 공통선은 "wired AND"(양-참 로직) 또는 "wired OR"(음-참 로직) 게이트가 됩니다."와이어드 AND"는 (모두) 고임피던스 상태일 때마다 논리 1이 되고, 그렇지 않을 경우 0이 된다는 점에서 두 개(또는 그 이상) 게이트의 부울 AND와 같이 작동합니다."와이어드 OR"은 음의 참 로직의 부울 OR과 같이 동작하며, 입력 중 하나라도 낮으면 출력이 LOW입니다.이 기능을 사용하여 DAC를 [citation needed]구축할 수 있습니다.

SCSI-1 디바이스는 전기적 [3]시그널링에 오픈 컬렉터를 사용합니다.SCSI-2 및 SCSI-3은 EIA-485를 사용할 수 있습니다.

단점들

오픈 콜렉터 디바이스의 문제 중 하나는 전력 소비입니다.풀업 저항기는 출력이 낮을 때마다 전력을 소산하기 때문에 원하는 동작 속도가 높을수록 저항 값(풀업 강도가 높을수록)이 낮아져 소비량이 증가합니다.'OFF' 상태에서도 누출 전류가 몇 나노암페어(정확한 양은 온도에 따라 다름)인 경우가 많습니다.버퍼 opamp를 뒤에 배치하여 저항을 통한 전류 요구량을 제한할 수 있습니다.

모스펫

MOS 트랜지스터에 사용되는 것과 유사한 접속은 오픈 드레인 접속입니다.오픈 드레인 출력은 디지털 로직뿐만 아니라 아날로그 가중치, 합계 및 제한에도 유용할 수 있습니다.개방 드레인 단자는 게이트에 고전압(논리 1)이 인가되면 접지에 접속되지만 게이트에 저전압(논리 0)이 인가되면 높은 임피던스를 나타낸다.이 고임피던스 상태는 단자가 정의되지 않은 전압(플로팅)이기 때문에 발생합니다.따라서 이러한 디바이스는 논리 1을 출력으로 제공하기 위해 정압 레일(로직 1)에 연결된 외부 풀업 저항을 필요로 합니다.

오픈 드레인 신호를 사용하는 마이크로 전자 장치(마이크로 컨트롤러 등)는 해당 단자를 장치의 양극 전원 공급 장치에 연결하는 약한(고저항) 내부 풀업 저항을 제공할 수 있습니다.이러한 약한 풀업(대부분 100kΩ)은 입력 신호가 부동하는 것을 방지하여 전력 소비를 줄이고 외부 풀업 컴포넌트를 필요로 하지 않을 수 있습니다.외부 풀업은 신호 상승 시간을 줄이거나(I²C와 같이) 노이즈를 최소화하기 위해(시스템 RESET 입력과 같이) 더 강력합니다(저저항, 약 3kΩ).통상, 내부 풀업은 필요 없는 경우는 무효로 할 수 있습니다.

의사 개방 배수(POD)

의사 오픈 드레인(POD) 드라이버는 풀다운 강도가 강하지만 풀업 강도가 약합니다.반면 순수 개방 드레인 드라이버는 누출 전류를 제외하고 풀업 강도가 없습니다. 풀업 동작은 모두 외부 종단 저항기에 있습니다.따라서 여기서 "의사"라는 용어를 사용해야 합니다.출력이 하이 상태일 때 드라이버 측에 풀업이 있습니다.나머지 풀업 강도는 리시버를 하이 전압과 병렬 종단함으로써 얻을 수 있습니다.종종 별도의 저항 대신 전환 가능한 온다이 터미네이터를 사용합니다.그 목적은 HSTL [4]등의 드라이버에서와 같이 강력한 풀업과 강력한 풀다운을 모두 사용하는 것에 비해 전체적인 전력 수요를 줄이는 것입니다.DDR4 메모리는 POD12 드라이버를 사용하지만 풀다운(RonPd)과 풀업(RonPu)의 드라이버 강도(34Ω/48Ω)는 동일합니다.DDR4에서 POD라는 용어는 원단에서의 풀다운 터미네이션이 없는 병렬 풀업 타입만을 의미합니다.입력의 기준점(VREF)은 DDR3에서와 같이 반이 되지 않아 더 높을 수 있습니다.

DDR 인터페이스에서의 의사 오픈 드레인 사용.

JEDEC은 1.5V, [5]1.35V 및 1.2V 인터페이스[7] 공급 전압을 위해[8] POD15,[6] POD125, POD135 및 POD12를 표준화했습니다.스큐, 아이어퍼처, 소비전력에 관한 DDR3와 DDR4의 종단방식 비교는[9] 2011년 말에 발표되었습니다.

개방 배수, 높은 드라이브

일반적으로 이러한 출력은 핀을 접지에 연결하여 낮음을 나타내고 연결을 해제하여 높음을 나타내지만 핀을 전원 전압에 연결하고 연결을 해제하여 낮음을 나타낼 수도 있습니다.구동 장치가 반대 극성(PNP 또는 P 채널)이기 때문에 여전히 "오픈 컬렉터" 또는 "오픈 드레인"입니다.GPIO 핀은 보통 어느 극성에 대해서도 구성할 수 있습니다.

「 」를 참조해 주세요.

Wikimedia Commons에는 Open Collectors 관련 미디어가 있습니다.

레퍼런스

  1. ^ a b Paul Horowitz; Winfield Hill (1989). The Art of Electronics (2nd ed.). Cambridge University Press.
  2. ^ "Overview of IEEE Standard 91-1984 Explanation of Logic Symbols" (PDF). Texas Instruments. Texas Instruments. 1996. Retrieved February 12, 2020.
  3. ^ "Overview of SCSI Standards & Cables". Archived from the original on 2008-12-10. 081214 scsita.org
  4. ^ JESD8 부록 No. 6 - 고속 트랜시버 로직 (HSTL) - 디지털 집적회로를 위한 1.5 V 출력 버퍼 전압 공급 인터페이스 규격 (1995년 8월)
  5. ^ POD15 1 1.5 V 의사 오픈 드레인 인터페이스(2009년 10월).
  6. ^ 유사 개방 배수 인터페이스(2017년 9월).
  7. ^ POD135 1 1.35V 유사 개방 배수 인터페이스(2018년 3월).
  8. ^ POD12 1 1.2 V 유사 개방 배수 인터페이스(2011년 8월).
  9. ^ 의사 개방 배수 및 센터 탭 종단 유형 종단 방식

외부 링크