Page semi-protected

랜덤 액세스 메모리

Random-access memory
「RAM」이 리다이렉트 됩니다.기타 용도는 RAM을 참조하십시오.
랜덤 액세스 메모리 또는 랜덤 액세스 머신과 혼동하지 마십시오.
컴퓨터 메모리 및 데이터 스토리지 유형
일반
휘발성
들이받다
이력
비휘발성
ROM
NVRAM
초기 NVRAM
아날로그 녹음
옵티컬
개발 중
이력
쓰기 가능한 휘발성 랜덤 액세스 메모리의 예: 동기식 다이내믹 RAM 모듈. 주로 개인용 컴퓨터, 워크스테이션 및 서버에서 메인 메모리로 사용됩니다.
8GB DDR3RAM 스틱(흰색 히트 싱크 포함)

랜덤 액세스 메모리(RAM; /rém/)는 임의의 순서로 읽고 변경할 수 있는 컴퓨터 메모리의 한 형태로, 일반적으로 작업 데이터와 기계 [1][2]코드를 저장하는 데 사용됩니다.랜덤 액세스 메모리 디바이스에서는 읽기 및 쓰기 시간이 필요한 다른 직접 액세스 데이터 스토리지 미디어(하드 디스크, CD-RW, DVD-RW, 오래된 자기 테이프 및 드럼 메모리 등)와 달리 메모리 내의 데이터의 물리적 위치에 관계없이 데이터 항목을 거의 동일한 시간 내에 읽거나 쓸 수 있습니다.e 데이터 항목은 미디어 회전 속도 및 암 이동과 같은 기계적 제한으로 인해 기록 매체에서 물리적 위치에 따라 크게 달라집니다.

RAM에는 엔트리를 읽거나 쓰기 위해 데이터 라인을 주소 지정된 스토리지에 연결하는 다중 및 다중 해제 회로가 포함되어 있습니다.통상, 같은 주소로 복수의 스토리지에 액세스 합니다.RAM 디바이스는, 복수의 데이터 라인을 가지고 있어 「8비트」[clarification needed]또는 「16비트」디바이스라고 불립니다.

오늘날의 기술에서 랜덤 액세스 메모리는 MOS(Metal-Oxide-Semiconductor) 메모리 셀과 집적회로(IC) 칩의 형태를 취합니다.RAM은 보통 휘발성 타입의 메모리(DRAM 모듈 등)와 관련되어 있습니다.이 모듈에서는 전원이 차단되면 저장된 정보가 손실되지만 비휘발성 RAM도 [3]개발되어 있습니다.읽기 작업을 위해 랜덤 액세스를 허용하지만 쓰기 작업을 허용하지 않거나 다른 종류의 제한이 있는 다른 유형의 비휘발성 메모리가 있습니다.여기에는 대부분의 ROM 타입과 NOR-Flash라고 불리는 플래시 메모리의 타입이 포함됩니다.

휘발성 랜덤 액세스 반도체 메모리의 두 가지 주요 유형은 정적 랜덤 액세스 메모리(SRAM)와 동적 랜덤 액세스 메모리(DRAM)입니다. 반도체 RAM의 상업적 사용은 IBM이 시스템/360 모델 95 컴퓨터에 SP95 SRAM 칩을 도입하고 도시바가 DRAM 메모리 셀을 사용한 1965년으로 거슬러 올라갑니다.계산기, 둘 다 바이폴라 트랜지스터를 기반으로 합니다.MOS 트랜지스터를 기반으로 하는 상용 MOS 메모리는 1960년대 후반에 개발되었으며, 그 이후로 모든 상용 반도체 메모리의 기반이 되었습니다.최초의 상용 D램 IC 칩인 인텔 1103은 1970년 10월에 소개되었습니다.SDRAM(Synchronous Dynamic Random-Access Memory)은 이후 1992년 삼성 KM48SL2000 칩으로 첫 선을 보였습니다.

역사

1930년대 중반의 IBM 표 계산기들은 정보를 저장하기 위해 기계식 카운터를 사용했다.
1989년 VEB Carl Zeiss Jena가 개발한 최신 모델 중 하나인 1메가비트(Mbit) 칩

초기 컴퓨터는 주요 메모리 기능을 위해 릴레이, 기계 카운터[4] 또는 지연 라인을 사용했습니다.초음파 지연 라인은 기록된 순서대로만 데이터를 재생할 수 있는 직렬 장치입니다.드럼 메모리는 비교적 저렴한 비용으로 확장할 수 있지만 속도를 최적화하기 위해 드럼의 물리적 레이아웃에 대한 지식이 필요한 메모리 항목을 효율적으로 검색할 수 있습니다.진공관 3중전극으로 만들어진 래치는 나중에 분리된 트랜지스터로 만들어진 것으로 레지스터와 같은 작고 빠른 메모리에 사용되었습니다.이러한 레지스터는 비교적 크고 너무 비싸 대량의 데이터에 사용할 수 없었습니다.일반적으로 이러한 메모리는 수십 또는 수백 비트밖에 제공되지 않았습니다.

최초의 실용적인 형태의 랜덤 액세스 메모리는 1947년에 시작된 윌리엄스 튜브였다.그것은 데이터를 음극선관 표면에 전하를 띤 점으로 저장했다.CRT의 전자빔이 튜브의 스팟을 임의의 순서로 읽고 쓸 수 있었기 때문에 메모리는 랜덤 액세스였다.Williams 튜브의 용량은 수백에서 수천 비트 정도였지만 개별 진공 튜브 래치를 사용하는 것보다 훨씬 작고 빠르며 전력 효율이 뛰어났습니다.영국 맨체스터 대학에서 개발된 윌리엄스 튜브는 1948년 [5]6월 21일 프로그램을 성공적으로 실행한 맨체스터 베이비 컴퓨터에 최초로 전자적으로 저장된 프로그램을 구현하는 매개체를 제공했다.사실, 윌리엄스 튜브 메모리는 아기를 위해 설계된 것이 아니라,[6][7] 아기는 메모리의 신뢰성을 입증하는 테스트베드였습니다.

자기 코어 메모리는 1947년에 발명되어 1970년대 중반까지 개발되었다.이것은 자화된 링 배열에 의존하여 랜덤 액세스 메모리의 광범위한 형태가 되었습니다.각 링의 자화감각을 변화시킴으로써 링당 1비트를 저장하여 데이터를 저장할 수 있었습니다.모든 링에는 주소 와이어가 조합되어 있어 선택, 읽기 또는 쓰기가 가능했기 때문에 모든 시퀀스의 메모리 위치에 액세스할 수 있었습니다.마그네틱 코어 메모리는 [8]1970년대 초 집적회로(IC)의 솔리드 스테이트 MOS(금속 산화물 실리콘) 반도체 메모리로 대체되기 전까지 컴퓨터 메모리 시스템의 표준 형태였습니다.

집적형 읽기 전용 메모리(ROM) 회로의 개발 이전에는 주소 디코더 또는 특별히 감긴 코어 로프 [citation needed]메모리 플레인에 의해 구동되는 다이오드 매트릭스를 사용하여 영구(또는 읽기 전용) 랜덤 액세스 메모리가 종종 구성되었습니다.

반도체 메모리는 1960년대에 양극성 트랜지스터를 사용한 양극성 메모리에서 시작되었다.성능은 개선했지만 낮은 가격대의 마그네틱 코어 [9]메모리에는 미치지 못했다.

MOS RAM

MOS 트랜지스터라고도 불리는 MOSFET(금속 산화물 반도체 전계효과 트랜지스터)의 발명. 1959년 [10]Bell Labs에서 Atalla와 Dawon Kahng은 1964년 [8][11]Fairchild Semiconductor에서 John Schmidt에 의해 금속 산화물 반도체(MOS) 메모리 개발을 주도했습니다.MOS 반도체 메모리는 고성능에 더해 마그네틱 코어 [8]메모리보다 저렴하고 소비 전력도 적었다.1968년 페어차일드의 페데리코 파긴이 개발한 실리콘 게이트 MOS 집적회로(MOS IC) 기술은 MOS 메모리 [12]칩 생산을 가능하게 했다.MOS 메모리는 1970년대 [8]초 마그네틱 코어 메모리를 제치고 지배적인 메모리 기술로 자리 잡았다.

통합 바이폴라 스태틱랜덤 액세스 메모리(SRAM)는 [13]Fairchild Semiconductor의 Robert H. Norman에 의해 1963년에 발명되었습니다.그 [8]뒤를 이어 1964년 페어차일드에서 존 슈미트가 MOS SRAM을 개발했다.SRAM은 자기 코어 메모리의 대안이 되었지만,[14] 데이터 비트당 6개의 MOS 트랜지스터가 필요했습니다.SRAM의 상업적 사용은 IBM이 System/360 Model [9]95용 SP95 메모리 칩을 소개한 1965년에 시작되었습니다.

DRAM(Dynamic Random-Access Memory)을 사용하면 메모리 비트별로 4 또는 6 트랜지스터 래치 회로를 단일 트랜지스터로 대체할 수 있어 메모리 밀도를 대폭 높일 수 있습니다.데이터는 각 트랜지스터의 작은 캐패시턴스에 저장되며, 전하가 누출되기 전에 몇 밀리초마다 주기적으로 새로 고쳐야 했습니다.1965년 [15][16][17]선보인 도시바의 토스칼 BC-1411 전자계산기는 용량성 바이폴라 D램을 사용해 게르마늄 바이폴라 트랜지스터와 캐패시터로 구성된 [16][17]개별 메모리 셀에 180비트 데이터를 저장했다.바이폴라 D램은 마그네틱 코어 메모리보다 성능이 향상되었지만 당시 지배적인 마그네틱 코어 메모리의 [18]낮은 가격과 경쟁할 수 없었습니다.

MOS 기술은 현대 D램의 기반이다.1966년 IBM Thomas J. Watson 연구 센터의 Robert H. Dennard 박사는 MOS 메모리에 대해 연구하고 있었다.MOS 테크놀로지의 특성을 조사하던 중 캐패시터를 구축할 수 있다는 것을 알게 되었습니다.또, MOS 캐패시터에 전하를 격납하거나 무전하를 격납하거나 하는 것은, 비트의 1과 0을 나타낼 수 있는 반면, MOS 트랜지스터는 캐패시터에 전하를 기입하는 것을 제어할 수 있습니다.이를 통해 그는 싱글 트랜지스터 D램 메모리 [14]셀을 개발했다.1967년 Dennard는 MOS [19]기술을 기반으로 한 단일 트랜지스터 D램 메모리 셀에 대한 특허를 IBM에 제출했습니다.최초의 상용 DRAM IC 칩은 인텔 1103으로, 1kbit 용량의 8µm MOS 공정에서 제조되었으며 [8][20][21]1970년에 출시되었습니다.

동기식 다이내믹 랜덤 액세스 메모리(SDRAM)는 삼성전자가 개발했다.최초의 상용 SDRAM 칩은 16 Mbit 용량의 삼성 [22]KM48SL2000이었다.그것은 [23]1992년에 삼성에 의해 도입되었고 [22]1993년에 양산되었다.최초의 상용 DDR SDRAM(Double Data Rate SDRAM) 메모리 칩은 1998년 [24]6월 출시된 삼성의 64Mbit DDR SDRAM 칩이다.그래픽스DDR(Graphics DDR)은 1998년 [25]삼성전자가 16Mbit 메모리 칩으로 처음 출시한 DDR SGRAM(동기 그래픽스 램) 형태다.

종류들

현재 널리 사용되는 RAM의 두 가지 형태는 정적 RAM(SRAM)과 동적 RAM(DRAM)입니다.SRAM에서 데이터는 6개의 트랜지스터 메모리 셀 상태를 사용하여 저장되며, 일반적으로 6개의 MOSFET(금속 산화물 반도체 전계효과 트랜지스터)를 사용한다.이러한 형태의 RAM은 생산 비용이 더 많이 들지만 일반적으로 DRAM보다 속도가 빠르고 동적인 전력 소비량이 적습니다.현대 컴퓨터에서는 SRAM이 CPU의 캐시 메모리로 사용되는 경우가 많습니다.D램은 트랜지스터와 캐패시터 쌍(각각 MOSFET와 MOS 캐패시터)[26]을 사용하여 데이터를 저장합니다.캐패시터는 높은 전하 또는 낮은 전하(각각 1 또는 0)를 유지하며, 트랜지스터는 칩 상의 제어 회로가 캐패시터의 충전 상태를 읽거나 변경할 수 있는 스위치 역할을 합니다.이 형태의 메모리는 정적 RAM보다 생산 비용이 저렴하기 때문에 현대 컴퓨터에 사용되는 컴퓨터 메모리의 주요 형태입니다.

정적 RAM과 동적 RAM은 모두 시스템에서 전원이 차단되면 상태가 손실되거나 리셋되기 때문에 휘발성으로 간주됩니다.반면 읽기 전용 메모리(ROM)는 메모리를 변경할 수 없도록 선택된 트랜지스터를 영구적으로 활성화 또는 비활성화함으로써 데이터를 기억한다.기입 가능한 ROM 의 변형(EEPROM 나 NOR 플래시 등)은, ROM 와 RAM 의 양쪽 모두의 속성을 공유하기 때문에, 특별한 기기를 필요로 하지 않고 데이터를 유지할 수 있습니다.ECC 메모리(SRAM 또는 DRAM 중 하나)는 패리티 비트 또는 오류 정정 코드를 사용하여 저장된 데이터 내의 랜덤 장애(메모리 오류)를 검출 및/또는 수정하기 위한 특수 회로를 포함합니다.

일반적으로 RAM이라는 용어는 솔리드 스테이트 메모리 디바이스(D램 또는 SRAM)만을 가리키며, 구체적으로는 대부분의 컴퓨터에서 메인 메모리를 가리킵니다.옵티컬(광학식) 스토리지에서는, CD-RW 나 DVD-RW 와 달리, DVD-RAM 이라고 하는 용어는 다소 오용되고 있습니다.그러나 DVD-RAM은 다소 느리더라도 하드 디스크 드라이브와 같은 동작을 합니다.

메모리 셀

주요 기사:메모리 셀(컴퓨팅)

메모리 셀은 컴퓨터 메모리의 기본 구성 요소입니다.메모리 셀은 이진 정보 1비트를 저장하는 전자 회로이며, 논리 1(고전압 레벨)을 저장하도록 설정하고 논리 0(저전압 레벨)을 저장하도록 재설정해야 합니다.이 값은 설정/재설정 프로세스에 의해 변경될 때까지 유지/저장됩니다.메모리 셀의 값은 읽어내면 액세스 할 수 있습니다.

SRAM에서 메모리 셀은 플립 플랍 회로의 일종으로, 보통 FET를 사용하여 구현됩니다.즉, SRAM은 액세스하지 않을 때 매우 낮은 전력을 필요로 하지만 비용이 많이 들고 스토리지 밀도가 낮습니다.

두 번째 유형인 DRAM은 콘덴서를 기반으로 합니다.이 콘덴서를 충전 및 방전하면 셀에 "1" 또는 "0"을 저장할 수 있습니다.단, 이 콘덴서의 전하가 서서히 누출되므로 정기적으로 갱신해야 합니다.이 리프레시 프로세스로 인해 D램은 더 많은 전력을 소비하지만 SRAM에 비해 스토리지 밀도를 높이고 단가를 낮출 수 있습니다.

SRAM 셀(6 트랜지스터)
DRAM 셀(트랜지스터 1개 및 캐패시터 1개)

주소 지정

메모리 셀은 읽기 쉽고 쓰기 가능해야 합니다.RAM 디바이스 내에서는 메모리 셀을 선택하기 위해 다중화 및 다중해제회로를 사용한다.일반적으로 RAM 디바이스에는 일련의 주소 라인 A0이 있습니다.A 및 이들 라인에 적용될 수 있는 비트의 각 조합에 대해 메모리 셀 세트가 활성화된다.이 어드레싱에 의해 RAM 디바이스의 메모리 용량은 거의 항상2배입니다

통상, 복수의 메모리 셀은 같은 주소를 공유합니다.예를 들어, 4비트의 '와이드' RAM 칩은 각 주소에 대해 4개의 메모리 셀을 가지고 있습니다.메모리의 폭과 마이크로프로세서의 폭이 다른 경우가 많기 때문에 32비트 마이크로프로세서에는 8개의 4비트 RAM 칩이 필요합니다.

많은 경우, 디바이스가 제공할 수 있는 주소보다 더 많은 주소가 필요합니다.이 경우 디바이스에 대한 외부 멀티플렉서를 사용하여 접근 중인 올바른 디바이스를 활성화합니다.

메모리 계층

주요 기사:메모리 계층

RAM의 데이터를 읽고 덮어쓸 수 있습니다.많은 컴퓨터 시스템은 프로세서 레지스터, 온다이 SRAM 캐시, 외부 캐시, DRAM, 페이징 시스템 및 가상 메모리 또는 하드 드라이브의 스왑 공간으로 구성된 메모리 계층을 가지고 있습니다.이 메모리 풀 전체는 많은 개발자에 의해 "RAM"이라고 불릴 수 있습니다.다양한 서브시스템이 RAM 내의 랜덤 액세스 용어 뒤에 있는 원래의 개념을 위반하는 경우가 있습니다.DRAM 등의 계층 수준 내에서도 컴포넌트의 특정 행, 열, 뱅크, 랭크, 채널 또는 인터리브 구성에 따라 액세스 시간이 변동되는 것은 아니지만 회전하는 스토리지 미디어 또는 테이프에 대한 액세스 시간이 변동되는 정도는 아닙니다.메모리 계층을 사용하는 전체적인 목적은 메모리 시스템 전체의 총비용을 최소화하면서 가능한 한 최고의 평균 액세스 성능을 얻는 것입니다(일반적으로 메모리 계층은 액세스 시간을 따르고 고속 CPU 레지스터는 상단에 느린 하드 드라이브는 하단에 있습니다).

현대의 많은 개인용 컴퓨터에서 RAM은 메모리 모듈 또는 DRAM 모듈이라고 불리는 쉽게 업그레이드된 형태로 출시되며 이는 껌 몇 개 크기의 크기입니다.이러한 제품은 손상되거나 변화하는 요구로 인해 더 많은 스토리지 용량이 필요할 경우 신속하게 교체할 수 있습니다.상기와 같이, CPU나 메인보드의 다른 IC, 하드 드라이브, CD-ROM, 및 컴퓨터 시스템의 다른 일부에도 소량의 RAM(대부분의 SRAM)이 내장되어 있습니다.

RAM의 기타 용도

SO-DIMM 스틱의 노트북 RAM으로 데스크톱 RAM의 약 절반 크기입니다.

RAM은, operating system이나 애플리케이션의 일시적인 스토리지나 작업 공간으로서 기능하는 것 외에, 여러가지 방법으로 사용되고 있습니다.

가상 메모리

주요 기사:가상 메모리

대부분의 최신 운영 체제에서는 "가상 메모리"라고 불리는 RAM 용량을 확장하는 방법을 사용합니다.컴퓨터의 하드 드라이브의 일부는 페이징 파일 또는 스크래치 파티션용으로 할당되어 물리 RAM과 페이징 파일의 조합에 의해서 시스템의 합계 메모리가 형성됩니다.(예를 들면, 컴퓨터에 2 GB(10243 B)의 RAM과 1 GB의 페이지 파일이 있는 경우, operating system에는 3 GB의 합계 메모리가 있습니다.)시스템의 물리 메모리가 부족하면 RAM의 일부를 페이징 파일로 "스왑"하여 새로운 데이터를 저장할 공간을 확보할 수 있을 뿐만 아니라 이전에 스왑된 정보를 RAM으로 다시 읽을 수 있습니다.이 메커니즘을 과도하게 사용하면 스레싱이 발생하고 일반적으로 하드 드라이브가 RAM보다 훨씬 느리기 때문에 시스템 전체의 퍼포먼스가 저하됩니다.

RAM 디스크

주요 문서: RAM 드라이브

소프트웨어는, 컴퓨터의 RAM 의 일부를 「파티션 분할」할 수 있기 때문에, RAM 디스크라고 불리는 고속의 하드 드라이브로서 기능할 수 있습니다.RAM 디스크는 메모리가 예비 배터리 소스를 가지도록 배치되거나 RAM 디스크에 대한 변경이 비휘발성 디스크에 기록되지 않는 한 컴퓨터가 셧다운될 때 저장된 데이터를 잃는다.RAM Disk는 RAM Disk 초기화 시 실제 Disk에서 다시 로드됩니다.

섀도 RAM

액세스 시간을 단축하기 위해서, 비교적 느린 ROM 칩의 내용이 읽기/쓰기 메모리에 카피되는 일이 있습니다.그 후, ROM 칩은, 초기화된 메모리 로케이션이 같은 주소 블록(대부분 기입 금지)으로 전환되는 동안 무효가 됩니다.섀도잉이라고 불리는 이 프로세스는 컴퓨터와 임베디드 시스템 모두에서 상당히 일반적입니다.

일반적인 예로서 일반적인 개인용 컴퓨터의 BIOS에는 "섀도 BIOS 사용" 또는 이와 유사한 옵션이 있는 경우가 많습니다.유효하게 하면, 대신에 BIOS 의 ROM 로케이션에 의존하는 기능에서는 DRAM 로케이션이 사용됩니다(대부분은 비디오 카드 ROM 나 그 외의 ROM 섹션의 섀도를 전환할 수도 있습니다).시스템에 따라서는 퍼포먼스가 향상되지 않고 비호환성이 발생할 수 있습니다.예를 들어 섀도 RAM을 사용하면 운영 체제에서 일부 하드웨어에 액세스하지 못할 수 있습니다.시스템에 따라서는 하드웨어에 직접 액세스하기 위해 부팅한 후 BIOS가 사용되지 않기 때문에 이점이 가정되어 있을 수 있습니다.빈 메모리는 섀도우가 있는 [27]ROM의 사이즈만큼 감소합니다.

최근의 동향

전원이 꺼진 상태에서도 데이터를 보존하는 몇 가지 새로운 유형의 비휘발성 RAM이 개발 중입니다.사용되는 기술로는 카본 나노튜브와 터널 자기저항을 이용한 접근법이 있다.1세대 MRAM에서는 2003년 여름 128kbit10(128×2바이트)[citation needed] 칩이 0.18µm 테크놀로지로 제조되었습니다.2004년 6월 Infineon Technologies는 0.18µm 기술을 기반으로 한 16MB(16×2바이트20) 프로토타입을 다시 발표했습니다.현재 개발 중인 2세대 기술은 크로커스 테크놀로지(Crocus Technology)가 개발 중인 [28]TAS(Thermal Assisted Switching)와 크로커스, 하이닉스, IBM 등 여러 업체가 [29]참여하고 있는 스핀-트랜스퍼 토크(STT) 두 가지다.Nantero는 2004년에 기능하는 카본 나노튜브 메모리 프로토타입 10GB(10×2바이트30) 어레이를 구축했습니다.그러나 이들 기술 중 일부가 D램, SRAM 또는 플래시 메모리 기술에서 결국 상당한 시장 점유율을 차지할 수 있을지는 미지수입니다.

2006년부터 용량이 256기가바이트를 초과하고 성능이 기존 Disk를 훨씬 능가하는 "솔리드 스테이트 드라이브"(플래시 메모리 기반)를 사용할 수 있게 되었습니다.이러한 개발로 인해 기존의 랜덤 액세스 메모리와 "디스크"의 정의가 모호해지기 시작했고, 성능의 차이를 크게 줄였습니다.

「EcoRAM」등의 랜덤 액세스 메모리는,[30] 저소비 전력이 속도보다 중요한 서버 팜 전용으로 설계되어 있습니다.

메모리 월

"메모리 벽"은 CPU와 CPU 칩 외부의 메모리 간의 속도 차이가 커지는 것입니다.이러한 차이가 발생하는 중요한 이유는 칩 경계를 넘어서는 통신 대역폭이 제한되기 때문입니다.이것은 대역폭 벽이라고도 불립니다.1986년부터 2000년까지 CPU 속도는 연간 55% 향상되었지만 메모리 속도는 10%에 불과했습니다.이러한 추세를 감안할 때 메모리 지연 시간이 컴퓨터 [31]성능의 압도적인 병목 현상이 될 것으로 예상되었습니다.

CPU 속도 향상이 현저하게 느려진 것은 물리적인 장벽 때문이기도 하고 현재의 CPU 설계가 이미 메모리 벽에 부딪혔기 때문이기도 합니다.인텔은 2005년 [32]문서에 이러한 원인을 정리했습니다.

우선 칩의 기하학적 구조가 축소되고 클럭 주파수가 상승함에 따라 트랜지스터 누출 전류가 증가하여 소비 전력과 열이 과다하게 됩니다.둘째, 메모리 액세스 시간이 클럭 주파수의 증가에 보조를 맞출 수 없었기 때문에 클럭 속도가 높을 경우의 장점은 부분적으로 메모리 지연에 의해 무효화됩니다.셋째, 특정 애플리케이션에서는 프로세서의 속도가 빨라짐에 따라(이른바 Von Neumann 병목 현상으로 인해) 기존의 시리얼 아키텍처의 효율성이 저하되고 있으며, 이로 인해 빈도가 증가하지 않을 경우 얻을 수 있는 이득이 더욱 감소합니다.또한 부분적으로 솔리드 스테이트 디바이스 내에서 인덕턴스를 생성하는 방법의 제약으로 인해 피처 사이즈가 축소됨에 따라 신호 전송에서의 저항 캐패시턴스(RC) 지연이 증가하고 있으며, 이로 인해 주파수의 증가에 대처하지 못하는 추가적인 병목 현상이 발생하고 있습니다.

신호 전송에서의 RC 지연은 "Clock Rate vs IPC:종래의 마이크로아키텍처의 [33]종말」에서는, 2000년부터 2014년 사이에 CPU 퍼포먼스가 연평균 최대 12.5%향상한다고 예측하고 있습니다.

다른 개념은 프로세서-메모리 성능 격차로, 2D [34]칩에서 로직과 메모리 측면 사이의 거리를 줄이는 3D 집적회로로 해결할 수 있습니다.메모리 서브시스템 설계에서는 시간이 [35]지남에 따라 확대되는 갭에 초점을 맞출 필요가 있습니다.갭을 메우는 주된 방법은 캐시를 사용하는 것입니다.이것은 프로세서 근처에 최근의 조작과 명령이 격납되어 있는 소량의 고속 메모리로, 이러한 조작이나 명령이 빈번하게 요구될 경우에 고속으로 실행됩니다.격차 확대에 대응하기 위해 여러 수준의 캐싱이 개발되었으며, 최신 고속 컴퓨터의 성능은 진화하는 [36]캐싱 기술에 의존합니다.프로세서의 속도와 메인 메모리 [37]액세스의 지연 속도 사이에는 최대 53%의 차이가 있을 수 있습니다.

솔리드 스테이트 하드 드라이브는 2012년 SATA3를 통해 최대 400 Mbit/s에서 2018년 NVMe/PCIe를 통해 최대 3 GB/s까지 속도가 계속 빨라지고 있습니다. 단레인 DDR4 3200은 25 GB/s를 지원하며 현대 GDD보다 빠른 속도로 RAM과 하드 디스크 속도 간의 격차를 좁히고 있습니다.빠르고 저렴한 비휘발성 솔리드 스테이트 드라이브는 서버 팜에서 즉시 사용할 수 있도록 특정 데이터를 보관하는 것과 같은 RAM에 의해 이전에 수행되었던 일부 기능을 대체했습니다. SSD 스토리지는 200달러에 구입할 수 있는 반면 RAM은 1TB에 수천 [38][39]달러가 소요됩니다.

타임라인

다음 항목도 참조하십시오.플래시 메모리 timeline타임라인, 읽기 전용 메모리 timeline타임라인 및 트랜지스터 수 memory메모리

SRAM

스태틱 랜덤 액세스 메모리(SRAM)
도입일 칩명 용량(비트) 접속 시간 SRAM 타입 제조원 과정 모스펫 Ref
1963년 3월 — 1비트 ? 양극성(셀) 페어차일드 — — [9]
1965 ? 8비트 ? 양극성 IBM ? —
SP95 16비트 ? 양극성 IBM ? — [40]
? 64비트 ? 모스펫 페어차일드 ? PMOS [41]
1966 TMC3162 16비트 ? 바이폴라(TTL) 트랜짓론 ? — [8]
? ? ? 모스펫 NEC ? ? [42]
1968 ? 64비트 ? 모스펫 페어차일드 ? PMOS [42]
144비트 ? 모스펫 NEC ? NMOS
512비트 ? 모스펫 IBM ? NMOS [41]
1969 ? 128비트 ? 양극성 IBM ? — [9]
1101 256비트 850 ns 모스펫 인텔(R) 12,000 nm PMOS [43][44][45][46]
1972 2102 1 킬로비트 ? 모스펫 인텔(R) ? NMOS [43]
1974 5101 1 킬로비트 800 ns 모스펫 인텔(R) ? CMOS [43][47]
2102A 1 킬로비트 350 ns 모스펫 인텔(R) ? NMOS(삭제) [43][48]
1975 2114 4 킬로비트 450 ns 모스펫 인텔(R) ? NMOS [43][47]
1976 2115 1 킬로비트 70 ns 모스펫 인텔(R) ? NMOS(HMOS) [43][44]
2147 4 킬로비트 55 ns 모스펫 인텔(R) ? NMOS(HMOS) [43][49]
1977 ? 4 킬로비트 ? 모스펫 도시바 ? CMOS [44]
1978 HM6147 4 킬로비트 55 ns 모스펫 히타치 3,000 nm CMOS(쌍둥이 웰) [49]
TMS4016 16 킬로비트 ? 모스펫 텍사스 인스트루먼트 ? NMOS [44]
1980 ? 16 킬로비트 ? 모스펫 히타치, 도시바 ? CMOS [50]
64 킬로비트 ? 모스펫 마쓰시타
1981 ? 16 킬로비트 ? 모스펫 텍사스 인스트루먼트 2,500 nm NMOS [50]
1981년 10월 ? 4 킬로비트 18 ns 모스펫 도시바 마쓰시타 2,000 nm CMOS [51]
1982 ? 64 킬로비트 ? 모스펫 인텔(R) 1,500 nm NMOS(HMOS) [50]
1983년 2월 ? 64 킬로비트 50 ns 모스펫 미쓰비시 ? CMOS [52]
1984 ? 256 kbit ? 모스펫 도시바 1,200 nm CMOS [50][45]
1987 ? 1 Mbit ? 모스펫 소니, 히타치, 미쓰비시, 도시바 ? CMOS [50]
1987년 12월 ? 256 kbit 10 ns 바이오스 텍사스 인스트루먼트 800 nm BiCMOS [53]
1990 ? 4 Mbit 15 ~ 23 ns 모스펫 NEC, 도시바, 히타치, 미쓰비시 ? CMOS [50]
1992 ? 16 Mbit 12 ~ 15 ns 모스펫 후지쯔, NEC 400 nm
1994년 12월 ? 512 kbit 2.5 ns 모스펫 IBM ? CMOS(SOI) [54]
1995 ? 4 Mbit 6 ns 캐시(SyncBurst) 히타치 100 nm CMOS [55]
256 Mbit ? 모스펫 현대 ? CMOS [56]

DRAM

Dynamic Random-Access Memory(DRAM)
도입일 칩명 용량(비트) DRAM 타입 제조원 과정 모스펫 지역 Ref
1965 — 1비트 DRAM(셀) 도시바 — — — [16][17]
1967 — 1비트 DRAM(셀) IBM — MOS — [19][42]
1968 ? 256 비트 DRAM(IC) 페어차일드 ? PMOS ? [8]
1969 — 1비트 DRAM(셀) 인텔(R) — PMOS — [42]
1970 1102 1 킬로비트 DRAM(IC) 인텔, 허니웰 ? PMOS ? [42]
1103 1 킬로비트 DRAM 인텔(R) 8,000 nm PMOS 10 mm² [57][58][20]
1971 μPD403 1 킬로비트 DRAM NEC ? NMOS ? [59]
? 2 킬로비트 DRAM 일반 계측기 ? PMOS 13 mm² [60]
1972 2107 4 킬로비트 DRAM 인텔(R) ? NMOS ? [43][61]
1973 ? 8 킬로비트 DRAM IBM ? PMOS 19 mm² [60]
1975 2116 16 킬로비트 DRAM 인텔(R) ? NMOS ? [62][8]
1977 ? 64 킬로비트 DRAM NTT ? NMOS 35 mm² [60]
1979 MK4816 16 킬로비트 PSRAM 모스테크 ? NMOS ? [63]
? 64 킬로비트 DRAM 지멘스 ? VMOS 25 mm² [60]
1980 ? 256 kbit DRAM NEC, NTT 1,000 ~ 1,500 nm NMOS 34~42mm² [60]
1981 ? 288 kbit DRAM IBM ? MOS 25 mm² [64]
1983 ? 64 킬로비트 DRAM 인텔(R) 1,500 nm CMOS 20 mm² [60]
256 kbit DRAM NTT ? CMOS 31 mm²
1984년 1월 5일 ? 8 Mbit DRAM 히타치 ? MOS ? [65][66]
1984년 2월 ? 1 Mbit DRAM 히타치, NEC 1,000 nm NMOS 74~76mm² [60][67]
NTT 800 nm CMOS 53 mm² [60][67]
1984 TMS4161 64 킬로비트 DPRAM(VRAM) 텍사스 인스트루먼트 ? NMOS ? [68][69]
1985년 1월 μPD41264 256 kbit DPRAM(VRAM) NEC ? NMOS ? [70][71]
1986년 6월 ? 1 Mbit PSRAM 도시바 ? CMOS ? [72]
1986 ? 4 Mbit DRAM NEC 800 nm NMOS 99 mm² [60]
Texas Instruments, 도시바 1,000 nm CMOS 100 ~ 137 mm²
1987 ? 16 Mbit DRAM NTT 700 nm CMOS 148 mm² [60]
1988년 10월 ? 512 kbit HSDRAM IBM 1,000 nm CMOS 78 mm² [73]
1991 ? 64 Mbit DRAM 마쓰시타, 미쓰비시, 후지쯔, 도시바 400 nm CMOS ? [50]
1993 ? 256 Mbit DRAM 히타치, NEC 250 nm CMOS ?
1995 ? 4 Mbit DPRAM(VRAM) 히타치 ? CMOS ? [55]
1995년 1월9일 ? 1 기가비트 DRAM NEC 250 nm CMOS ? [74][55]
히타치 160 nm CMOS ?
1996 ? 4 Mbit 프레임 삼성 ? NMOS ? [75]
1997 ? 4 기가비트 QLC NEC 150 nm CMOS ? [50]
1998 ? 4 기가비트 DRAM 현대 ? CMOS ? [56]
2001년 6월 TC51W3216XB 32 Mbit PSRAM 도시바 ? CMOS ? [76]
2001년 2월 ? 4 기가비트 DRAM 삼성 100 nm CMOS ? [50][77]

SDRAM

이 섹션의 일부는 Synchronous Dynamic Random-Access 메모리에서 변환됩니다.(이력 편집)
Synchronous Dynamic Random-Access Memory(SDRAM)
도입일 칩명 용량(비트)[78] SDRAM 타입 제조원 과정 모스펫 지역 Ref
1992 KM48SL2000 16 Mbit SDR 삼성 ? CMOS ? [79][22]
1996 MSM5718C50 18 Mbit RDRAM 오키 ? CMOS 325mm2 [80]
N64 RDRAM 36 Mbit RDRAM NEC ? CMOS ? [81]
? 1024 Mbit SDR 미쓰비시 150 nm CMOS ? [50]
1997 ? 1024 Mbit SDR 현대 ? SOI ? [56]
1998 MD5764802 64 Mbit RDRAM 오키 ? CMOS 325mm2 [80]
1998년 3월 다이렉트 RDRAM 72 Mbit RDRAM 램버스 ? CMOS ? [82]
1998년 6월 ? 64 Mbit DDR 삼성 ? CMOS ? [83][84][85]
1998 ? 64 Mbit DDR 현대 ? CMOS ? [56]
128 Mbit SDR 삼성 ? CMOS ? [86][84]
1999 ? 128 Mbit DDR 삼성 ? CMOS ? [84]
1024 Mbit DDR 삼성 140 nm CMOS ? [50]
2000 GS eDRAM 32 Mbit eDRAM 소니, 도시바 180 nm CMOS 279mm2 [87]
2001 ? 288 Mbit RDRAM 하이닉스 ? CMOS ? [88]
? DDR2 삼성 100 nm CMOS ? [85][50]
2002 ? 256 Mbit SDR 하이닉스 ? CMOS ? [88]
2003 EE+GS eDRAM 32 Mbit eDRAM 소니, 도시바 90 nm CMOS 86 mm2 [87]
? 72 Mbit DDR3 삼성 90 nm CMOS ? [89]
512 Mbit DDR2 하이닉스 ? CMOS ? [88]
엘피다 110 nm CMOS ? [90]
1024 Mbit DDR2 하이닉스 ? CMOS ? [88]
2004 ? 2048 Mbit DDR2 삼성 80 nm CMOS ? [91]
2005 EE+GS eDRAM 32 Mbit eDRAM 소니, 도시바 65 nm CMOS 86 mm2 [92]
Xenos eDRAM 80 Mbit eDRAM NEC 90 nm CMOS ? [93]
? 512 Mbit DDR3 삼성 80 nm CMOS ? [85][94]
2006 ? 1024 Mbit DDR2 하이닉스 60 nm CMOS ? [88]
2008 ? ? LPDDR2 하이닉스 ?
2008년 4월 ? 8192 Mbit DDR3 삼성 50 nm CMOS ? [95]
2008 ? 16384 Mbit DDR3 삼성 50 nm CMOS ?
2009 ? ? DDR3 하이닉스 44 nm CMOS ? [88]
2048 Mbit DDR3 하이닉스 40 nm
2011 ? 16384 Mbit DDR3 하이닉스 40 nm CMOS ? [96]
2048 Mbit DDR4 하이닉스 30 nm CMOS ? [96]
2013 ? ? LPDDR4 삼성 20 nm CMOS ? [96]
2014 ? 8192 Mbit LPDDR4 삼성 20 nm CMOS ? [97]
2015 ? 12 기가비트 LPDDR4 삼성 20 nm CMOS ? [86]
2018 ? 8192 Mbit LPDDR5 삼성 10 nm 핀펫 ? [98]
128 기가비트 DDR4 삼성 10 nm 핀펫 ? [99]

SGRAM 및 HBM

동기 그래픽스 랜덤 액세스 메모리(SGRAM) 및 고대역폭 메모리(HBM)
도입일 칩명 용량(비트)[78] SDRAM 타입 제조원 과정 모스펫 지역 Ref
1994년 11월 HM5283206 8 Mbit SGRAM(SDR) 히타치 350 nm CMOS 58 mm2 [100][101]
1994년 12월 μPD481850 8 Mbit SGRAM(SDR) NEC ? CMOS 280 mm2 [102][103]
1997 μPD4811650 16 Mbit SGRAM(SDR) NEC 350 nm CMOS 280 mm2 [104][105]
1998년 9월 ? 16 Mbit SGRAM(GDDR) 삼성 ? CMOS ? [83]
1999 KM4132G112 32 Mbit SGRAM(SDR) 삼성 ? CMOS ? [106]
2002 ? 128 Mbit SGRAM(GDDR2) 삼성 ? CMOS ? [107]
2003 ? 256 Mbit SGRAM(GDDR2) 삼성 ? CMOS ? [107]
SGRAM(GDDR3)
2005년 3월 K4D553238F 256 Mbit SGRAM(GDDR) 삼성 ? CMOS 77 mm2 [108]
2005년 10월 ? 256 Mbit SGRAM(GDDR4) 삼성 ? CMOS ? [109]
2005 ? 512 Mbit SGRAM(GDDR4) 하이닉스 ? CMOS ? [88]
2007 ? 1024 Mbit SGRAM(GDDR5) 하이닉스 60 nm
2009 ? 2048 Mbit SGRAM(GDDR5) 하이닉스 40 nm
2010 K4W1G1646G 1024 Mbit SGRAM(GDDR3) 삼성 ? CMOS 100 mm2 [110]
2012 ? 4096 Mbit SGRAM(GDDR3) SK하이닉스 ? CMOS ? [96]
2013 ? ? HBM
2016년 3월 MT58K256M32JA 8 기가비트 SGRAM(GDDR5X) 마이크론 20 nm CMOS 140 mm2 [111]
2016년 6월 ? 32 기가비트 HBM2 삼성 20 nm CMOS ? [112][113]
2017 ? 64 기가비트 HBM2 삼성 20 nm CMOS ? [112]
2018년 1월 K4ZAF325BM 16 기가비트 SGRAM(GDDR6) 삼성 10 nm 핀펫 225 mm2 [114][115][116]

「 」를 참조해 주세요.

레퍼런스

  1. ^ "RAM". Cambridge English Dictionary. Retrieved 11 July 2019.
  2. ^ "RAM". Oxford Advanced Learner's Dictionary. Retrieved 11 July 2019.
  3. ^ Gallagher, Sean (April 4, 2013). "Memory that never forgets: non-volatile DIMMs hit the market". Ars Technica. Archived from the original on July 8, 2017.
  4. ^ "IBM Archives -- FAQ's for Products and Services". ibm.com. Archived from the original on 2012-10-23.
  5. ^ Napper, Brian, Computer 50: The University of Manchester Celebrates the Birth of the Modern Computer, archived from the original on 4 May 2012, retrieved 26 May 2012
  6. ^ Williams, F. C.; Kilburn, T. (Sep 1948), "Electronic Digital Computers", Nature, 162 (4117): 487, Bibcode:1948Natur.162..487W, doi:10.1038/162487a0, S2CID 4110351. 「디지털 컴퓨터의 기원」에 전재.
  7. ^ Williams, F. C.; Kilburn, T.; Tootill, G. C. (Feb 1951), "Universal High-Speed Digital Computers: A Small-Scale Experimental Machine", Proc. IEE, 98 (61): 13–28, doi:10.1049/pi-2.1951.0004, archived from the original on 2013-11-17.
  8. ^ a b c d e f g h i "1970: Semiconductors compete with magnetic cores". Computer History Museum. Retrieved 19 June 2019.
  9. ^ a b c d "1966: Semiconductor RAMs Serve High-speed Storage Needs". Computer History Museum. Retrieved 19 June 2019.
  10. ^ "1960 – Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum.
  11. ^ Solid State Design – Vol. 6. Horizon House. 1965.
  12. ^ "1968: Silicon Gate Technology Developed for ICs". Computer History Museum. Retrieved 10 August 2019.
  13. ^ 미국 특허 3562721, 로버트 H. 노먼, "Solid State Switching and Memory Device", 1971년 2월 9일 발행
  14. ^ a b "DRAM". IBM100. IBM. 9 August 2017. Retrieved 20 September 2019.
  15. ^ Toscal BC-1411 계산기2017-07-29 런던 과학박물관 Wayback Machine에서 보관.
  16. ^ a b c "Spec Sheet for Toshiba "TOSCAL" BC-1411". Old Calculator Web Museum. Archived from the original on 3 July 2017. Retrieved 8 May 2018.
  17. ^ a b c Toshiba "Toscal" BC-1411 데스크톱 계산기 2007-05-20 웨이백 머신에 보관
  18. ^ "1966: Semiconductor RAMs Serve High-speed Storage Needs". Computer History Museum.
  19. ^ a b "Robert Dennard". Encyclopedia Britannica. Retrieved 8 July 2019.
  20. ^ a b Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 362–363. ISBN 9783540342588. The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 µm² memory cell size, a die size just under 10 mm², and sold for around $21.
  21. ^ Bellis, Mary. "The Invention of the Intel 1103".
  22. ^ a b c "Electronic Design". Electronic Design. Hayden Publishing Company. 41 (15–21). 1993. The first commercial synchronous DRAM, the Samsung 16-Mbit KM48SL2000, employs a single-bank architecture that lets system designers easily transition from asynchronous to synchronous systems.
  23. ^ "KM48SL2000-7 Datasheet". Samsung. August 1992. Retrieved 19 June 2019.
  24. ^ "Samsung Electronics Develops First 128Mb SDRAM with DDR/SDR Manufacturing Option". Samsung Electronics. Samsung. 10 February 1999. Retrieved 23 June 2019.
  25. ^ "Samsung Electronics Comes Out with Super-Fast 16M DDR SGRAMs". Samsung Electronics. Samsung. 17 September 1998. Retrieved 23 June 2019.
  26. ^ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 214. ISBN 0-471-33372-7.
  27. ^ "Shadow Ram". Archived from the original on 2006-10-29. Retrieved 2007-07-24.
  28. ^ 실용적인 MRAM의 등장
  29. ^ "Tower invests in Crocus, tips MRAM foundry deal". EETimes. Archived from the original on 2012-01-19.
  30. ^ "서버 팜용 DRAM보다 전력 소모가 적은 EcoRAM"Heather Clancy 2008에 의한 Wayback Machine 2008-06-30 아카이브
  31. ^ 이 용어는 CS1 maint: archived copy as title(링크)에서 만들어졌습니다.
  32. ^ "Platform 2015: Intel® Processor and Platform Evolution for the Next Decade" (PDF). March 2, 2005. Archived (PDF) from the original on April 27, 2011.
  33. ^ Agarwal, Vikas; Hrishikesh, M. S.; Keckler, Stephen W.; Burger, Doug (June 10–14, 2000). "Clock Rate versus IPC: The End of the Road for Conventional Microarchitectures" (PDF). Proceedings of the 27th Annual International Symposium on Computer Architecture. 27th Annual International Symposium on Computer Architecture. Vancouver, BC. Retrieved 14 July 2018.
  34. ^ Rainer Waser (2012). Nanoelectronics and Information Technology. John Wiley & Sons. p. 790. ISBN 9783527409273. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  35. ^ Chris Jesshope and Colin Egan (2006). Advances in Computer Systems Architecture: 11th Asia-Pacific Conference, ACSAC 2006, Shanghai, China, September 6-8, 2006, Proceedings. Springer. p. 109. ISBN 9783540400561. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  36. ^ Ahmed Amine Jerraya and Wayne Wolf (2005). Multiprocessor Systems-on-chips. Morgan Kaufmann. pp. 90–91. ISBN 9780123852519. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  37. ^ Celso C. Ribeiro and Simone L. Martins (2004). Experimental and Efficient Algorithms: Third International Workshop, WEA 2004, Angra Dos Reis, Brazil, May 25-28, 2004, Proceedings, Volume 3. Springer. p. 529. ISBN 9783540220671. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  38. ^ "SSD Prices Continue to Fall, Now Upgrade Your Hard Drive!". MiniTool. 2018-09-03. Retrieved 2019-03-28.
  39. ^ Coppock, Mark (31 January 2017). "If you're buying or upgrading your PC, expect to pay more for RAM". www.digitaltrends.com. Retrieved 2019-03-28.
  40. ^ IBM first in IC memory. Computer History Museum. IBM Corporation. 1965. Retrieved 19 June 2019.
  41. ^ a b Sah, Chih-Tang (October 1988). "Evolution of the MOS transistor-from conception to VLSI" (PDF). Proceedings of the IEEE. 76 (10): 1280–1326 (1303). Bibcode:1988IEEEP..76.1280S. doi:10.1109/5.16328. ISSN 0018-9219.
  42. ^ a b c d e "Late 1960s: Beginnings of MOS memory" (PDF). Semiconductor History Museum of Japan. 2019-01-23. Retrieved 27 June 2019.
  43. ^ a b c d e f g h "A chronological list of Intel products. The products are sorted by date" (PDF). Intel museum. Intel Corporation. July 2005. Archived from the original (PDF) on August 9, 2007. Retrieved July 31, 2007.
  44. ^ a b c d "1970s: SRAM evolution" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  45. ^ a b Pimbley, J. (2012). Advanced CMOS Process Technology. Elsevier. p. 7. ISBN 9780323156806.
  46. ^ "Intel Memory". Intel Vintage. Retrieved 2019-07-06.
  47. ^ a b Component Data Catalog (PDF). Intel. 1978. p. 3. Retrieved 27 June 2019.
  48. ^ "Silicon Gate MOS 2102A". Intel. Retrieved 27 June 2019.
  49. ^ a b "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved 5 July 2019.
  50. ^ a b c d e f g h i j k l "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
  51. ^ Isobe, Mitsuo; Uchida, Yukimasa; Maeguchi, Kenji; Mochizuki, T.; Kimura, M.; Hatano, H.; Mizutani, Y.; Tango, H. (October 1981). "An 18 ns CMOS/SOS 4K static RAM". IEEE Journal of Solid-State Circuits. 16 (5): 460–465. Bibcode:1981IJSSC..16..460I. doi:10.1109/JSSC.1981.1051623. S2CID 12992820.
  52. ^ Yoshimoto, M.; Anami, K.; Shinohara, H.; Yoshihara, T.; Takagi, H.; Nagao, S.; Kayano, S.; Nakano, T. (1983). "A 64Kb full CMOS RAM with divided word line structure". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXVI: 58–59. doi:10.1109/ISSCC.1983.1156503. S2CID 34837669.
  53. ^ Havemann, Robert H.; Eklund, R. E.; Tran, Hiep V.; Haken, R. A.; Scott, D. B.; Fung, P. K.; Ham, T. E.; Favreau, D. P.; Virkus, R. L. (December 1987). "An 0.8 #181;m 256K BiCMOS SRAM technology". 1987 International Electron Devices Meeting: 841–843. doi:10.1109/IEDM.1987.191564. S2CID 40375699.
  54. ^ Shahidi, Ghavam G.; Davari, Bijan; Dennard, Robert H.; Anderson, C. A.; Chappell, B. A.; et al. (December 1994). "A room temperature 0.1 µm CMOS on SOI". IEEE Transactions on Electron Devices. 41 (12): 2405–2412. Bibcode:1994ITED...41.2405S. doi:10.1109/16.337456. S2CID 108832941.
  55. ^ a b c "Japanese Company Profiles" (PDF). Smithsonian Institution. 1996. Retrieved 27 June 2019.
  56. ^ a b c d "History: 1990s". SK Hynix. Retrieved 6 July 2019.
  57. ^ "Intel: 35 Years of Innovation (1968–2003)" (PDF). Intel. 2003. Retrieved 26 June 2019.
  58. ^ Robert Dennard의 DRAM 메모리 history-computer.com
  59. ^ "Manufacturers in Japan enter the DRAM market and integration densities are improved" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  60. ^ a b c d e f g h i j Gealow, Jeffrey Carl (10 August 1990). "Impact of Processing Technology on DRAM Sense Amplifier Design" (PDF). Massachusetts Institute of Technology. pp. 149–166. Retrieved 25 June 2019 – via CORE.
  61. ^ "Silicon Gate MOS 2107A". Intel. Retrieved 27 June 2019.
  62. ^ "One of the Most Successful 16K Dynamic RAMs: The 4116". National Museum of American History. Smithsonian Institution. Retrieved 20 June 2019.
  63. ^ Memory Data Book And Designers Guide (PDF). Mostek. March 1979. pp. 9 & 183.
  64. ^ "The Cutting Edge of IC Technology: The First 294,912-Bit (288K) Dynamic RAM". National Museum of American History. Smithsonian Institution. Retrieved 20 June 2019.
  65. ^ "Computer History for 1984". Computer Hope. Retrieved 25 June 2019.
  66. ^ "Japanese Technical Abstracts". Japanese Technical Abstracts. University Microfilms. 2 (3–4): 161. 1987. The announcement of 1M DRAM in 1984 began the era of megabytes.
  67. ^ a b Robinson, Arthur L. (11 May 1984). "Experimental Memory Chips Reach 1 Megabit: As they become larger, memories become an increasingly important part of the integrated circuit business, technologically and economically". Science. 224 (4649): 590–592. doi:10.1126/science.224.4649.590. ISSN 0036-8075. PMID 17838349.
  68. ^ MOS Memory Data Book (PDF). Texas Instruments. 1984. pp. 4–15. Retrieved 21 June 2019.
  69. ^ "Famous Graphics Chips: TI TMS34010 and VRAM". IEEE Computer Society. Retrieved 29 June 2019.
  70. ^ "μPD41264 256K Dual Port Graphics Buffer" (PDF). NEC Electronics. Retrieved 21 June 2019.
  71. ^ "Sense amplifier circuit for switching plural inputs at low power". Google Patents. Retrieved 21 June 2019.
  72. ^ "Fine CMOS techniques create 1M VSRAM". Japanese Technical Abstracts. University Microfilms. 2 (3–4): 161. 1987.
  73. ^ Hanafi, Hussein I.; Lu, Nicky C. C.; Chao, H. H.; Hwang, Wei; Henkels, W. H.; Rajeevakumar, T. V.; Terman, L. M.; Franch, Robert L. (October 1988). "A 20-ns 128-kbit*4 high speed DRAM with 330-Mbit/s data rate". IEEE Journal of Solid-State Circuits. 23 (5): 1140–1149. Bibcode:1988IJSSC..23.1140L. doi:10.1109/4.5936.
  74. ^ ISSCC의 DRAM은 기가비트 장벽을 깨고 시스템 설계에 큰 영향을 미칩니다. (Dynamic Random Access Memory; International Solid-State Circuits Conference; Hitachi Ltd. 및 NEC Corp. 연구개발) 하이빔 비즈니스, 1995년 1월 9일
  75. ^ Scott, J.F. (2003). "Nano-Ferroelectrics". In Tsakalakos, Thomas; Ovid'ko, Ilya A.; Vasudevan, Asuri K. (eds.). Nanostructures: Synthesis, Functional Properties and Application. Springer Science & Business Media. pp. 584–600 (597). ISBN 9789400710191.
  76. ^ "Toshiba's new 32 Mb Pseudo-SRAM is no fake". The Engineer. 24 June 2001. Retrieved 29 June 2019.
  77. ^ "A Study of the DRAM industry" (PDF). MIT. 8 June 2010. Retrieved 29 June 2019.
  78. ^ a b 여기서 K, M, G 또는 T는 1024의 거듭제곱에 기초한 바이너리 프리픽스를 나타냅니다.
  79. ^ "KM48SL2000-7 Datasheet". Samsung. August 1992. Retrieved 19 June 2019.
  80. ^ a b "MSM5718C50/MD5764802" (PDF). Oki Semiconductor. February 1999. Retrieved 21 June 2019.
  81. ^ "Ultra 64 Tech Specs". Next Generation. No. 14. Imagine Media. February 1996. p. 40.
  82. ^ "Direct RDRAM" (PDF). Rambus. 12 March 1998. Retrieved 21 June 2019.
  83. ^ a b "Samsung Electronics Comes Out with Super-Fast 16M DDR SGRAMs". Samsung Electronics. Samsung. 17 September 1998. Retrieved 23 June 2019.
  84. ^ a b c "Samsung Electronics Develops First 128Mb SDRAM with DDR/SDR Manufacturing Option". Samsung Electronics. Samsung. 10 February 1999. Retrieved 23 June 2019.
  85. ^ a b c "Samsung Demonstrates World's First DDR 3 Memory Prototype". Phys.org. 17 February 2005. Retrieved 23 June 2019.
  86. ^ a b "History". Samsung Electronics. Samsung. Retrieved 19 June 2019.
  87. ^ a b "EMOTION ENGINE AND GRAPHICS SYNTHESIZER USED IN THE CORE OF PLAYSTATION BECOME ONE CHIP" (PDF). Sony. April 21, 2003. Retrieved 26 June 2019.
  88. ^ a b c d e f g "History: 2000s". az5miao. Retrieved 4 April 2022.{{cite web}}: CS1 maint :url-status (링크)
  89. ^ "Samsung Develops the Industry's Fastest DDR3 SRAM for High Performance EDP and Network Applications". Samsung Semiconductor. Samsung. 29 January 2003. Retrieved 25 June 2019.
  90. ^ "Elpida ships 2GB DDR2 modules". The Inquirer. 4 November 2003. Archived from the original on July 10, 2019. Retrieved 25 June 2019.{{cite news}}: CS1 유지보수: 부적합한 URL(링크)
  91. ^ "Samsung Shows Industry's First 2-Gigabit DDR2 SDRAM". Samsung Semiconductor. Samsung. 20 September 2004. Retrieved 25 June 2019.
  92. ^ "ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資". pc.watch.impress.co.jp. Archived from the original on 2016-08-13.
  93. ^ 비욘드 3D의 Dave Baumann을 통한 ATI 엔지니어
  94. ^ "Our Proud Heritage from 2000 to 2009". Samsung Semiconductor. Samsung. Retrieved 25 June 2019.
  95. ^ "Samsung 50nm 2GB DDR3 chips are industry's smallest". SlashGear. 29 September 2008. Retrieved 25 June 2019.
  96. ^ a b c d "History: 2010s". az5miao. Retrieved 4 April 2022.
  97. ^ "Our Proud Heritage from 2010 to Now". Samsung Semiconductor. Samsung. Retrieved 25 June 2019.
  98. ^ "Samsung Electronics Announces Industry's First 8Gb LPDDR5 DRAM for 5G and AI-powered Mobile Applications". Samsung. July 17, 2018. Retrieved 8 July 2019.
  99. ^ "Samsung Unleashes a Roomy DDR4 256GB RAM". Tom's Hardware. 6 September 2018. Archived from the original on June 21, 2019. Retrieved 4 April 2022.
  100. ^ HM5283206 Datasheet. Hitachi. 11 November 1994. Retrieved 10 July 2019.
  101. ^ "Hitachi HM5283206FP10 8Mbit SGRAM" (PDF). Smithsonian Institution. Retrieved 10 July 2019.
  102. ^ μPD481850 Datasheet. NEC. 6 December 1994. Retrieved 10 July 2019.
  103. ^ NEC Application Specific Memory. NEC. Fall 1995. p. 359. Retrieved 21 June 2019.
  104. ^ UPD4811650 Datasheet. NEC. December 1997. Retrieved 10 July 2019.
  105. ^ Takeuchi, Kei (1998). "16M-BIT SYNCHRONOUS GRAPHICS RAM: μPD4811650". NEC Device Technology International (48). Retrieved 10 July 2019.
  106. ^ "Samsung Announces the World's First 222 MHz 32Mbit SGRAM for 3D Graphics and Networking Applications". Samsung Semiconductor. Samsung. 12 July 1999. Retrieved 10 July 2019.
  107. ^ a b "Samsung Electronics Announces JEDEC-Compliant 256Mb GDDR2 for 3D Graphics". Samsung Electronics. Samsung. 28 August 2003. Retrieved 26 June 2019.
  108. ^ "K4D553238F Datasheet". Samsung Electronics. March 2005. Retrieved 10 July 2019.
  109. ^ "Samsung Electronics Develops Industry's First Ultra-Fast GDDR4 Graphics DRAM". Samsung Semiconductor. Samsung. October 26, 2005. Retrieved 8 July 2019.
  110. ^ "K4W1G1646G-BC08 Datasheet" (PDF). Samsung Electronics. November 2010. Retrieved 10 July 2019.
  111. ^ Shilov, Anton (March 29, 2016). "Micron Begins to Sample GDDR5X Memory, Unveils Specs of Chips". AnandTech. Retrieved 16 July 2019.
  112. ^ a b Shilov, Anton (July 19, 2017). "Samsung Increases Production Volumes of 8 GB HBM2 Chips Due to Growing Demand". AnandTech. Retrieved 29 June 2019.
  113. ^ "HBM". Samsung Semiconductor. Samsung. Retrieved 16 July 2019.
  114. ^ "Samsung Electronics Starts Producing Industry's First 16-Gigabit GDDR6 for Advanced Graphics Systems". Samsung. January 18, 2018. Retrieved 15 July 2019.
  115. ^ Killian, Zak (18 January 2018). "Samsung fires up its foundries for mass production of GDDR6 memory". Tech Report. Retrieved 18 January 2018.
  116. ^ "Samsung Begins Producing The Fastest GDDR6 Memory In The World". Wccftech. 18 January 2018. Retrieved 16 July 2019.

외부 링크

  • 미디어 RAM위키 미디어 공용에 연관되어 있습니다.