패키지의 패키지

Package on a package
패키지의 시스템과 혼동하지 마십시오.

Package on Package(PoP; 패키지 온 패키지)는 디스크리트 로직과 메모리볼 그리드 어레이(BGA) 패키지를 수직으로 조합하는 집적회로 패키징 방법입니다.2개 이상의 패키지가 서로 겹쳐져 설치되어 있으며, 그 사이에 신호를 라우팅하기 위한 표준 인터페이스가 있습니다.이것에 의해, 휴대 전화, 퍼스널 디지털 어시스턴트(PDA), 디지털 카메라등의 디바이스의 컴포넌트 밀도를 높일 수 있습니다.단, 약간 높은 높이에 대응하고 있습니다.열방산 고려사항으로 인해 3개 이상의 패키지를 포함하는 스택은 흔하지 않습니다.

배열

PoP에는 다음 두 가지 설정이 널리 사용됩니다.

  • 순수 메모리 스태킹: 2개 이상의 메모리 전용 패키지를 서로 스택
  • 혼합 로직 메모리 스태킹: 로직(CPU) 패키지는 하부에, 메모리 패키지는 상부에 있습니다.예를 들어 하단에는 휴대전화용 시스템온칩(SoC)이 있습니다.로직 패키지는 메인보드에 더 많은 BGA 접속이 필요하기 때문에 하단에 있습니다.
2005년 이후 휴대폰 SoC 또는 베이스밴드모뎀 공통 로직 + 메모리 PoP 스택

PCB 어셈블리 중에 PoP 스택의 하부 패키지는 PCB에 직접 배치되고 스택의 다른 패키지는 위에 쌓입니다.PoP 스택의 패키지는 리플로 납땜 중에 서로(및 PCB)에 부착됩니다.

혜택들

패키지 기법의 패키지는 기존의 패키징의 장점과 다이스택 기술의 장점을 결합하여 단점을 피하려고 합니다.

기존의 패키징에서는, 각 다이(die)를 독자적인 패키지에 넣었습니다.이 패키지는, PCB에 직접 배치하는 통상의 PCB 조립 기술에 대응한 패키지입니다.SiP(Die Stacking System in Package) 기술은 단일 패키지에 여러 개의 다이(Die)를 적층하므로 기존 PCB 어셈블리에 비해 몇 가지 장점과 단점이 있습니다.

임베디드 PoP 기술에서는 칩이 패키지 바닥면의 기판에 내장되어 있습니다.이 PoP 테크놀로지는 전기 접속이 짧은 소형 패키지가 가능하며, Advanced Semiconductor Engineering(ASE)[1] 등의 기업이 지원합니다.

기존의 절연 칩 패키징에 비해 뛰어난 이점

가장 확실한 장점은 메인보드의 공간 절약입니다.PoP는 스택 다이 패키지만큼 PCB 영역을 훨씬 적게 사용합니다.

전기적으로 PoP는 컨트롤러와 메모리 등 서로 다른 상호 운용 부품 간의 트랙 길이를 최소화함으로써 이점을 제공합니다.회선간 상호접속 루팅을 짧게 하면 신호 전파가 고속화되고 노이즈와 크로스톡이 감소하기 때문에 디바이스의 전기적 퍼포먼스가 향상됩니다.

칩 스태킹에 대한 이점

스택 다이 제품과 스택 패키지 제품에는 몇 가지 중요한 차이가 있습니다.

패키지 패키지의 주된 재정적 이점은 메모리 디바이스가 논리 디바이스에서 분리된다는 것입니다.따라서 PoP는 기존 패키징이 적층형 제품에 비해 다음과 같은 이점을 모두 누릴 수 있습니다.

  • 메모리 패키지는 논리 패키지와 별도로 테스트할 수 있습니다.
  • 최종 어셈블리에서 사용되는 것은 "정상" 패키지뿐입니다(메모리가 불량일 경우 메모리만 폐기됩니다).메모리 또는 로직이 불량할 경우 세트 전체가 무용지물이고 거부되는 스택 다이 패키지와 비교해 보십시오.
  • 최종 사용자(휴대전화나 디지털카메라 메이커 등)가 로지스틱을 제어합니다.즉, 서로 다른 공급업체의 메모리를 논리를 변경하지 않고 서로 다른 시간에 사용할 수 있습니다.메모리는 최저 비용 공급업체에서 조달되는 상품이 됩니다.이 특성은 PiP(패키지 인 패키지)에 비해도 장점이 있습니다.PiP는 최종 사용자의 업스트림에서 특정 메모리 디바이스를 설계 및 조달해야 합니다.
  • 기계적으로 접합되는 모든 탑 패키지를 사용할 수 있습니다.로우엔드 전화의 경우, 상위 패키지에서는 보다 작은 메모리 구성을 사용할 수 있습니다.하이엔드 전화의 경우 동일한 하단 [2]패키지로 더 많은 메모리를 사용할 수 있습니다.이것에 의해, OEM에 의한 재고 관리가 심플화됩니다.스택 다이 패키지 또는 PiP(패키지 인 패키지)의 경우 정확한 메모리 구성을 몇 주 또는 몇 달 전에 알아야 합니다.
  • 메모리는 최종 어셈블리에서만 혼합되기 때문에 논리 공급자가 메모리를 소싱할 이유가 없습니다.스택 다이 디바이스의 경우 논리 프로바이더는 메모리 공급업체로부터 메모리의 웨이퍼를 구입해야 합니다.

JEDEC 표준화

  • JEDEC JC-11 위원회는 하단 PoP 패키지와 관련된 패키지 개요 도면 표준을 다루고 있습니다.MO-266A 및 JEDEC 간행물 95, Design Guide 4.22를 참조하십시오.
  • JEDEC JC-63 위원회는 최상위(메모리) PoP 패키지 핀 할당 표준화에 대해 다루고 있습니다.JEDEC Standard No. 21-C, 3.12.2 – 1페이지 참조

기타 이름

패키지의 패키지는 다른 이름으로도 알려져 있습니다.

  • PoP: 상단 패키지와 하단 패키지를 조합한 것을 말합니다.
  • PoPt: 상단 패키지
  • PoPb: 하단 패키지
  • PSvfBGA: 하단 패키지:패키지 스택 가능 초박형 미세 피치 볼 그리드[3] 어레이
  • PSfcCSP: 하단 패키지:패키지 스택 가능 플립 칩 스케일 패키지

역사

주요 기사:3차원 집적회로 history 이력

2001년, T를 포함한 도시바 연구팀.Imoto, M. Matsui, C.다쿠보는 3D 집적회로([4][5]3D IC) 패키지 제조를 위한 '시스템 블록 모듈' 웨이퍼 본딩 공정을 개발했다.3D 패키지-온-패키지 칩의 가장 이른 상업적 사용은 2004년에 출시된 소니의 PSP 핸드헬드 게임기였다.PSP 하드웨어는 도시바가 제조한 임베디드 D램(eDRAM) 메모리를 3D 패키지 칩에 넣어 다이 2개를 수직으로 [6]쌓아 올린다.도시바는 그 당시 이것을 "반 임베디드 D램"이라고 불렀고, 나중에 스택형 "칩온칩" (CoC)[6][7] 솔루션이라고 불렀다.

도시바는 2007년 4월 8단 3D 칩 패키지인 16GB THGAM 내장 낸드 플래시 메모리 칩을 [8]8개 적층해 상용화했다.같은 달 Steven M은 미국 특허 7,923,830('패키지 온패키지 시큐어 모듈')을 출원했다.포프와 루벤 C.Maxim [9]Integrated의 제타입니다.하이닉스반도체는 2007년 9월 웨이퍼 본딩 [10]공정을 이용해 낸드플래시 칩 24개를 적층해 제조한 16GB 플래시 메모리 칩을 탑재한 24단 3D 패키징 기술을 선보였다.

레퍼런스

  1. ^ LaPedus, Mark (2014-06-19). "Mobile Packaging Market Heats Up". Semiconductor Engineering. Retrieved 2016-04-28.
  2. ^ Thomas, Glen. "Package-on-Package Flux". Indium Corporation. Retrieved 2015-07-30.
  3. ^ Amkor Technology. "Package on Package (PoP PSfvBGA PSfcCSP TMV® PoP)". Retrieved 2015-07-30.
  4. ^ Garrou, Philip (6 August 2008). "Introduction to 3D Integration". Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits (PDF). Wiley-VCH. p. 4. doi:10.1002/9783527623051.ch1. ISBN 9783527623051.
  5. ^ Imoto, T.; Matsui, M.; Takubo, C.; Akejima, S.; Kariya, T.; Nishikawa, T.; Enomoto, R. (2001). "Development of 3-Dimensional Module Package, "System Block Module"". Electronic Components and Technology Conference. Institute of Electrical and Electronics Engineers (51): 552–7.
  6. ^ a b James, Dick (2014). "3D ICs in the real world". 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014): 113–119. doi:10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID 42565898.
  7. ^ "System-in-Package (SiP)". Toshiba. Archived from the original on 3 April 2010. Retrieved 3 April 2010.
  8. ^ "TOSHIBA COMMERCIALIZES INDUSTRY'S HIGHEST CAPACITY EMBEDDED NAND FLASH MEMORY FOR MOBILE CONSUMER PRODUCTS". Toshiba. April 17, 2007. Archived from the original on November 23, 2010. Retrieved 23 November 2010.
  9. ^ "United States Patent US 7,923,830 B2" (PDF). 2011-04-12. Retrieved 2015-07-30.
  10. ^ "Hynix Surprises NAND Chip Industry". Korea Times. 5 September 2007. Retrieved 8 July 2019.

추가 정보