준안정성(전자제품)

Metastability (electronics)
클럭 도메인 간에 데이터가 교차하는 싱크로나이저의 준안정성 그림.최악의 경우 타이밍에 따라 Ds의 준거 가능 상태가 Dout으로 전파되고 다음 로직을 통해 더 많은 시스템에 전파되어 정의되지 않은 일관성 없는 동작이 발생할 수 있습니다.

전자제품의 준안정성은 불안정한 평형상태 또는 준안정상태에서 [1]무한정 지속할 수 있는 디지털 전자제품 시스템의 능력이다.디지털 논리 회로에서 디지털 신호는 올바른 회로 작동을 위해 '0' 또는 '1' 논리 레벨을 나타내려면 특정 전압 또는 전류 한계 내에 있어야 합니다. 신호가 금지된 중간 범위 내에 있으면 신호가 적용되는 논리 게이트에서 고장 동작을 일으킬 수 있습니다.준안정 상태에서는 회로가 적절한 회로 동작에 필요한 시간 내에 안정적인 '0' 또는 '1' 논리 레벨에 안착하지 못할 수 있습니다.그 결과, 회로는 예측할 수 없는 방법으로 동작해, 「글리치」[2]라고 불리는 시스템 장해의 원인이 될 가능성이 있습니다.전이성은 부리단의 엉덩이 역설의 한 예이다.

준안정 상태는 비동기 디지털 시스템 및 둘 이상의 독립된 클럭 도메인을 가진 시스템의 고유한 기능입니다.셀프타이밍 비동기 시스템에서 아비트레이터는 준안정성이 해결된 후에만 시스템이 진행되도록 설계되어 있으므로 준안정성은 에러 상태가 [3]아닌 정상 상태입니다.비동기 입력이 있는 동기 시스템에서는 동기 실패 확률을 허용할 수 있을 정도로 [4]작게 하도록 설계되어 있습니다.플립 플랍의 입력 설정 및 유지 시간 요구 사항이 충족되면 완전 동기 시스템에서 준안정 상태를 피할 수 있습니다.

예

Set-Reset NOR 래치 예시

SR NOR 래치에서는 Set 입력과 Reset 입력이 모두 참(R=1 및 S=1)인 후 거의 동시에 false(R=0 및 S=0)로 이행하는 경우, 준안정성의 간단한 예를 찾을 수 있습니다.출력 Q와 Q는 모두 처음에는 동시 Set 및 Reset 입력에 의해 0으로 유지됩니다.Set 입력과 Reset 입력이 모두 false로 변경된 후 플립 플랍은 (결국) 2개의 안정된 상태 중 하나가 됩니다.하나는 Q와 Q true이고 다른 하나는 false입니다.최종 상태는 시간순으로 R과 S 중 어느 쪽이 먼저 0으로 돌아가느냐에 따라 달라지지만, 두 전환이 거의 동시에 이루어지면 중간 또는 발진 출력 레벨을 포함한 결과 준안정성은 안정된 상태로 분해하는 데 임의로 오래 걸릴 수 있습니다.

중재자

주요 기사: 아비타(전자제품)

전자공학에서 아비터는 여러 신호 중 어떤 신호가 먼저 도착하는지 판단하도록 설계된 회로입니다.아비트레이터는 비동기회선에서 공유자원의 계산 액티비티를 명령하기 위해 사용되며 동시에 잘못된 동작을 방지합니다.아비트레이터는 완전히 동기화된 시스템의 입력에 사용되며 클럭 도메인 간에도 입력 신호의 싱크로나이저로 사용됩니다.매우 낮은 확률에 대한 전이성 발생을 최소화할 수 있지만, 그럼에도 불구하고 모든 아비트레이터는 준안정 상태를 가지며, 이는 입력 상태 공간의 영역 경계에서 피할 수 없으며 결과적으로 다른 [5]출력을 낳는다.

동기 회로

동기기는 클럭 도메인 간에 신호를 전송할 때 사용됩니다.하나의 단순한 싱크로나이저 설계에서는 로컬에서 클럭(clock0)되는 복수의 엣지 감응 플립 플랍을 사용하여 다른 클럭 도메인으로부터의 입력 신호(data0)를 단순히 지연시키는 것이 포함됩니다.

동기 회로 설계 기술은 준안정성에 의해 발생할 수 있는 고장 모드에 내성이 있는 디지털 회로를 만듭니다.클럭 도메인은 공통 클럭을 가진 플립 플랍 그룹으로 정의됩니다.이러한 아키텍처는 저스큐 공통 클럭을 전제로 하여 준안정성이 보증되는 회선을 형성할 수 있습니다(특정 최대 클럭 주파수 이하, 우선 준안정성이 발생하고 그 후에 완전한 장애가 발생합니다).단, 시스템이 연속적인 입력에 의존하고 있는 경우에도 이러한 입력은 준안정 [6]상태에 취약할 수 있습니다.

동기 설계 기술을 사용하는 경우 시스템 장애를 일으키는 준안정 이벤트에 대한 보호는 다른 클럭 도메인 간 또는 잠금 해제된 회로에서 클럭된 회로(동기)로 데이터를 전송하는 경우에만 필요합니다.이 보호는 종종 일련의 지연 플립 플랍의 형태를 취하며, 데이터 스트림을 지연시켜 준안정성 장애가 무시할 수 있는 [citation needed]속도로 발생할 수 있습니다.

장애 모드

준안정성은 잘 이해되고 있으며 이를 제어하는 아키텍처 기법이 알려져 있지만 장비에서는 장애 모드로 지속됩니다.

전이성으로 인한 심각한 컴퓨터 및 디지털 하드웨어 오류는 매력적인 사회 역사를 가지고 있습니다.많은 엔지니어들은 쌍안정 장치가 참도 거짓도 아닌 상태가 될 수 있으며 시간이 [7][8][9][10][11]지남에 따라 확률이 기하급수적으로 감소하더라도 주어진 기간 동안 무기한으로 유지될 수 있는 긍정적인 가능성을 갖는다는 것을 믿지 않았습니다.단, 전이성은 연속 도메인을 이산 도메인에 매핑하려는 시도의 불가피한 결과입니다.서로 다른 이산 출력에 매핑되는 영역 간의 연속 도메인 경계에서 연속 도메인 내의 점들은 임의로 서로 다른 출력에 매핑되어 어렵고 잠재적으로 긴 프로세스를 선택할 출력을 [12]결정한다.아비터 또는 플립 플랍에 대한 입력이 거의 동시에 도달하는 경우 회로는 대부분의 경우 준안정점을 통과합니다.일부 서클에서는 준안정성에 대해 잘 이해하지 못하고 있으며, 다양한 엔지니어가 준안정성을 해결하거나 걸러낸다고 하는 독자적인 회로를 제안하고 있습니다.일반적으로 이러한 회로는 단순히 준안정성의 발생을 한 곳에서 [13]다른 곳으로 옮깁니다.복수의 클럭 소스를 사용하는 칩은, 동작중에 발생하는 독립된 클럭이 아니고, 고정 위상 관계를 가지는 테스터 클럭을 사용해 테스트되는 경우가 많습니다.이것에 의해, 통상, 필드에서 발생하는 준거 가능한 장해 모드가 표시되거나 보고되는 것을 명시적으로 보고되지 않게 됩니다.준거성의 적절한 테스트에서는, 주파수가 약간 다른 클럭을 채용해, 회선이 올바르게 동작하고 있는 것을 확인할 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Thomas J. Chaney and Charles E. Molnar (April 1973). "Anomalous Behavior of Synchronizer and Arbiter Circuits" (PDF). IEEE Transactions on Computers. C-22 (4): 421–422. doi:10.1109/T-C.1973.223730. ISSN 0018-9340. S2CID 12594672.
  2. ^ Chaney, Thomas J. "My Work on All Things Metastable OR Me and My Glitch" (PDF). Archived from the original (PDF) on 2015-12-08. Retrieved 2015-11-05.
  3. ^ John Bainbridge (2002). Asynchronous system-on-chip interconnect. Springer. p. 18. ISBN 978-1-85233-598-4.
  4. ^ Chaney, Thomas J. ""Reprint of Technical Memorandum No. 10, "The Glitch Phenomenon" (1966)"".워싱턴 대학교 세인트루이스루이스, MO
  5. ^ Richard F. Tinder (2009). Asynchronous sequential machine design and analysis: a comprehensive development of the design and analysis of clock-independent state machines and systems. Morgan & Claypool Publishers. p. 165. ISBN 978-1-59829-689-1.
  6. ^ Kleeman, L.; Cantoni, A. "Metastable Behavior in Digital Systems" December 1987". IEEE Design & Test of Computers. 4 (6): 4–19. doi:10.1109/MDT.1987.295189. S2CID 1895434.
  7. ^ Harris, Sarah; Harris, David (2015). Digital Design and Computer Architecture: ARM Edition. Morgan Kaufmann. pp. 151–153. ISBN 978-0128009116.
  8. ^ Ginosar, Ran (2011). "Metastability and Synchronizers: A tutorial" (PDF). VLSI Systems Research Center. Electrical Engineering and Computer Science Dept., Technion—Israel Institute of Technology, Haifa., 페이지 4-6
  9. ^ Xanthopoulos, Thucydides (2009). Clocking in Modern VLSI Systems. Springer Science and Business Media. p. 196. ISBN 978-1441902610., 페이지 196, 200, eq. 6-29
  10. ^ "A Metastability Primer" (PDF). Application Note AN-219. Phillips Semiconductor. 1989. Retrieved 2017-01-20.
  11. ^ Arora, Mohit (2011). The Art of Hardware Architecture: Design Methods and Techniques for Digital Circuits. Springer Science and Business Media. ISBN 978-1461403975., 페이지 4-5, 예 1-1
  12. ^ Leslie Lamport (February 2012) [December 1984]. "Buridan's Principle" (PDF). Retrieved 2010-07-09.
  13. ^ 지노사르 실행.「싱크로나이저를 속이는 14가지 방법」ASYNC 2003.

외부 링크