자기저항형 RAM

Magnetoresistive RAM
"MRAM"은 여기서 리다이렉트 됩니다.몽골 정부 기관은 몽골 광물자원청을 참조한다.
컴퓨터 메모리 및 데이터 스토리지 유형
일반
휘발성
들이받다
이력
비휘발성
ROM
NVRAM
초기 NVRAM
아날로그 녹음
옵티컬
개발 중
이력

자기저항 랜덤액세스 메모리(MRAM)는 데이터를 자기 [1]도메인에 저장하는 비휘발성 랜덤액세스 메모리의 일종입니다.1980년대 중반에 개발된 지지자들은 자기저항 RAM이 결국 경쟁 기술을 능가하여 우세하거나 심지어 범용 메모리가 [2]될 것이라고 주장해 왔다.현재 플래시 램과 D램과 같은 사용 중인 메모리 기술은 지금까지 MRAM이 시장에서 틈새시장에서의 역할을 유지해온 실질적인 이점을 가지고 있다.

묘사

MRAM[3] 셀의 단순한 구조

기존 램칩 기술과 달리 MRAM의 데이터는 전하나 전류가 흐르는 것이 아니라 자기 저장 소자에 의해 저장된다.소자는 두 개의 강자성판으로 형성되며, 각각은 자화를 유지할 수 있으며 얇은 절연층으로 분리되어 있습니다.두 플레이트 중 하나는 특정 극성으로 설정된 영구 자석이고, 다른 하나는 메모리를 저장하기 위해 외부 필드의 자석과 일치하도록 변경할 수 있습니다.이 설정은 자기 터널 접합이라고 불리며 MRAM 비트의 가장 단순한 구조입니다.메모리 디바이스는, 이러한 「셀」의 그리드로부터 구축된다.

가장 간단한 판독 방법은 셀의 전기 저항을 측정함으로써 달성됩니다.특정 셀은 (일반적으로) 공급선에서 접지로 전류를 전환하는 관련 트랜지스터에 전원을 공급함으로써 선택됩니다.터널 자기저항으로 인해 셀의 전기저항은 두 플레이트의 상대적인 자화 방향에 따라 변화합니다.이 전류를 측정함으로써 특정 셀 내부의 저항을 결정할 수 있으며, 이로부터 쓰기 가능한 플레이트의 자화 극성을 결정할 수 있다.일반적으로 두 판의 자화 정렬이 동일한 경우(저저항 상태)는 "1"을 의미하는 것으로 간주되며, 정렬이 반평행일 경우 저항이 더 높아지며(고저항 상태) 이는 "0"을 의미합니다.

데이터는 다양한 수단을 사용하여 셀에 기록됩니다.가장 단순한 "클래식" 설계에서 각 셀은 서로 직각으로 배열된 한 쌍의 쓰기 행 사이에 있으며, 셀에 평행하게 배치되어 있으며, 하나는 셀 위에 배치되어 있고 하나는 셀 아래에 배치되어 있습니다.전류가 흐르면 접점에 유도 자기장이 생성되고 쓰기 가능한 플레이트가 이를 포착합니다.이 동작 패턴은 1960년대에 일반적으로 사용된 시스템인 자기 코어 메모리와 유사합니다.

그러나 프로세스 및 재료의 변화에 의해 메모리 셀 어레이는 편차θ의 스위칭 필드 분포를 가진다.따라서 큰 배열의 모든 비트를 동일한 전류로 프로그래밍하려면 적용되는 필드가 평균 "선택된" 스위칭 필드보다 6µ 이상 커야 합니다.또한 적용필드는 최대값 이하로 유지해야 합니다.따라서 이 "기존" MRAM은 이 두 가지 분포를 잘 분리해야 합니다.따라서 프로그래밍 필드를 위한 내러로 작동 창이 있으며, 이 창 내부에서만 오류 또는 방해 없이 모든 비트를 프로그래밍할 수 있습니다.2005년에는 이 [4]문제를 해결하기 위해 합성 반강자석(SAF) 프리층의 고유 거동에 의존하는 "Savtchenco 스위칭"이 적용되었습니다.SAF층은 비자성 커플링 스페이서 층에 의해 분리된2개의 강자성 층으로 형성됩니다.각 층에 약간의 순 이방성 Hk를 가지는 합성 반강자석에 대해서는, 각 층이 H방향으로 약간 어긋난 상태에서, 2개의 역평행층 자화가 인가장 H에 직교하도록 회전(플롭)하는 임계 스핀 플랍장 Hsw가 존재한다.따라서 단일 라인 전류만 인가되면(반쪽 선택 비트), 45° 필드 각도로 상태를 전환할 수 없습니다.전환 전환 아래에는 가장 높은 필드까지 방해 요소가 없습니다.

그러나 이 접근방식은 필드를 생성하기 위해 여전히 상당한 전류를 필요로 하기 때문에 MRAM의 주요 단점 중 하나인 저전력 사용에는 관심이 적다.또, 디바이스의 사이즈가 축소되면, 유도 필드가 작은 영역에 걸쳐 인접 셀과 겹치는 경우가 있어, 오기입이 발생할 가능성이 있습니다.이 문제, 즉 하프 셀렉트(또는 쓰기 방해) 문제는 이런 유형의 셀에 대해 최소 크기를 상당히 크게 설정하는 것으로 보입니다.이 문제에 대한 실험적인 해결책 중 하나는 거대한 자기저항 효과를 사용하여 쓰고 읽는 원형 도메인을 사용하는 것이지만, 이 연구 라인은 더 이상 활성화되지 않은 것으로 보인다.

새로운 기술인 스핀-전송 토크(STT) 또는 스핀-전송 스위칭은 스핀 정렬("편광") 전자를 사용하여 도메인에 직접 토크를 가합니다.특히 층으로 유입되는 전자가 스핀을 변경해야 할 경우 토크가 생성되어 근처 층으로 전달됩니다.이것에 의해, 셀의 기입에 필요한 전류의 양이 감소해, 판독 프로세스와 거의 [citation needed]같게 됩니다."클래식" 유형의 MRAM 셀은 STT가 회피하는 문제인 쓰기 중에 필요한 전류의 양 때문에 고밀도에서는 어려움을 겪을 수 있다는 우려가 있습니다.이 때문에 STT 지지자들은 65nm [5]이하의 디바이스에서 이 기술을 사용할 것으로 예상하고 있습니다.단점은 스핀의 일관성을 유지해야 한다는 것입니다.전체적으로 STT는 기존의 MRAM 또는 토글 MRAM보다 쓰기 전류를 훨씬 적게 필요로 합니다.이 분야의 연구에 따르면 새로운 복합 [6]구조를 사용하면 STT 전류를 최대 50배까지 줄일 수 있습니다.그러나 고속 작동은 여전히 높은 [7]전류를 필요로 합니다.

다른 잠재적인 배열로는 수직 컬럼을 통해 전류를 사용하여 자기 방향을 변경하는 "수직 트랜스포트 MRAM"(VMRAM)이 있습니다.이것은 쓰기 방해 문제를 줄여 [8]고밀도로 사용할 수 있는 기하학적 배열입니다.

리뷰[9] 기사는 수직 기하학에서 MRAM과 관련된 재료와 과제에 대한 자세한 내용을 제공합니다.저자들은 "Pentalemma"라는 새로운 용어를 설명하는데, 이는 쓰기 전류, 비트의 안정성, 가독성, 읽기/쓰기 속도 및 CMOS와의 프로세스 통합과 같은 5가지 요구 사항에서 경합을 나타냅니다.이러한 요건을 충족하기 위한 재료의 선택과 MRAM의 설계에 대해 논의한다.

다른 시스템과의 비교

밀도

메모리 시스템 비용의 주요 결정 요인은 메모리 시스템을 구성하는 데 사용되는 구성 요소의 밀도입니다.컴포넌트가 작고 그 수가 적다는 것은 하나의 칩에 더 많은 "셀"을 장착할 수 있다는 것을 의미하며, 이는 곧 하나의 실리콘 웨이퍼에서 더 많은 셀을 한 번에 생산할 수 있다는 것을 의미합니다.이를 통해 비용과 직결되는 수율이 향상됩니다.

DRAM은 메모리 소자로 작은 캐패시터를 사용하며, 이를 제어하기 위한 트랜지스터('1T1C' 셀)를 사용합니다.따라서 DRAM은 현재 사용 가능한 고밀도 RAM 중 가장 저렴한 RAM이 됩니다.그래서 컴퓨터에 탑재되어 있는 대부분의 RAM에 사용됩니다.

MRAM은 물리적으로 DRAM과 유사하며 쓰기 동작에 트랜지스터가 필요한 경우가 많습니다(단, 꼭 필요한 것은 아닙니다).트랜지스터를 고밀도로 스케일링하면 사용 가능한 전류가 낮아지기 때문에 고급 노드에서 MRAM 성능이 제한될 수 있습니다.

소비전력

DRAM에 사용되는 캐패시터는 시간이 지남에 따라 전하를 잃기 때문에 DRAM을 사용하는 메모리어셈블리는 칩 내의 모든 셀을 초당 여러 번 새로 고쳐야 합니다.각 셀을 읽고 내용을 다시 써야 합니다.DRAM 셀의 사이즈가 작아지면 셀을 자주 갱신할 필요가 있기 때문에 소비전력이 증가합니다.

반면 MRAM은 리프레쉬를 필요로 하지 않습니다.즉, 전원을 끈 상태에서도 메모리를 유지할 수 있을 뿐만 아니라 일정한 전력 소비량도 없습니다.이론적으로 읽기 프로세스는 DRAM의 동일한 프로세스보다 더 많은 전력을 필요로 하지만 실제로는 차이가 거의 0에 가까운 것으로 보입니다.그러나 쓰기 프로세스는 접점에 저장된 기존 필드를 극복하기 위해 더 많은 전력을 필요로 하며, 읽기 [10][11]도중 필요한 전력의 3배에서 8배까지 다양합니다.정확한 전력 절약량은 작업 성질에 따라 다르지만(기입 빈도가 높을수록 더 많은 전력을 필요로 합니다) 일반적으로 MRAM 지지자들은 DRAM에 비해 훨씬 낮은 전력 소비량(최대 99% 절감)을 예상하고 있습니다.STT 기반의 MRAM을 사용하면 읽기와 쓰기의 차이가 없어져 전력 요건을 더욱 줄일 수 있습니다.

또한 MRAM을 다른 일반적인 메모리 시스템인 플래시 RAM과 비교할 수도 있습니다.MRAM과 마찬가지로 플래시는 전원이 차단되어도 메모리가 손실되지 않기 때문에 영속적인 스토리지가 필요한 애플리케이션에서 매우 일반적입니다.판독에 사용하는 경우 플래시와 MRAM은 전력 요건이 매우 유사합니다.그러나 플래시는 충전 펌프에 시간이 지남에 따라 축적되는 대량의 전압 펄스(약 10V)를 사용하여 다시 쓰므로 전력 소모와 시간이 많이 소요됩니다.또한 현재의 펄스에 의해 플래시 셀이 물리적으로 열화되므로 플래시를 교체해야 할 때까지 쓸 수 있는 횟수는 한정되어 있습니다.

반면 MRAM은 읽기보다 쓰기 전력만 조금 더 필요로 하며 전압의 변화는 없기 때문에 충전 펌프가 필요하지 않습니다.이것에 의해, 동작의 고속화, 소비 전력의 삭감, 및 무기한의 긴 라이프 타임이 실현됩니다.

data 보유

MRAM은 비휘발성 메모리로 선전되는 경우가 많습니다.그러나 현재의 주류 대용량 MRAM인 스핀-전송 토크 메모리는 높은 전력 소비량, 즉 높은 쓰기 전류를 희생하면서 보존성을 향상시킵니다.특히 임계(최소) 쓰기 전류는 열안정계수 [12]δ에 정비례한다.보유량은 exp(δ)에 비례합니다.따라서 쓰기 전류가 감소하면 유지율이 기하급수적으로 저하됩니다.

속도

Dynamic Random-Access Memory(DRAM; 다이내믹랜덤 액세스메모리) 퍼포먼스는 셀에 저장되어 있는 전하를 방전(읽기용)하거나 저장(쓰기용)할 수 있는 레이트에 의해 제한됩니다.MRAM 동작은 전하 또는 전류가 아닌 전압 측정에 기반하므로 필요한 "설정 시간"이 줄어듭니다.IBM 연구진은 액세스 시간이 약 2ns인 MRAM 장치를 시연했는데, 이는 훨씬 더 새로운 프로세스에 [13]구축된 최신 DRAM보다 다소 나은 수치입니다.독일 Physikalisch-Technische Bundesanstalt의 팀은 1ns의 안착 시간을 가진 MRAM 장치를 시연했습니다. 이는 D램에 대해 현재 인정된 이론 한계치보다 더 나은 것입니다. 단 하나의 [14]셀이었습니다.플래시와 비교했을 때 훨씬 더 큰 차이가 있으며 쓰기 속도가 수천 배나 빠릅니다.그러나 이러한 속도 비교는 유사한 전류에 대한 것이 아닙니다.고밀도 메모리에는 특히 대기 누출이 적은 경우 전류가 감소하는 소형 트랜지스터가 필요합니다.이러한 상황에서는 30ns보다 짧은 쓰기 시간에 쉽게 도달하지 못할 수 있습니다.특히 90초 동안 260°C의 납땜 리플로 안정성을 충족하려면 250ns 펄스가 필요합니다.[15]이는 열안정성 요건의 상승으로 인해 쓰기 비트 오류율이 상승하는 것과 관련이 있습니다.더 높은 전류로 인한 고장을 방지하려면 더 긴 펄스가 필요합니다.

수직 STT MRAM은 열안정성 δ와 쓰기전류에 [16]의해 전환시간이 크게 결정된다.Ω이 클수록(데이터 보유에 더 적합) 쓰기 전류나 펄스가 커집니다.고속과 적절한 유지의 조합은 쓰기 전류가 충분히 높을 때만 가능합니다.

현재 MRAM과 동등한 밀도에서 성능 면에서 쉽게 경쟁할 수 있는 유일한 메모리 기술은 정적 랜덤 액세스 메모리(SRAM)입니다. SRAM은 전원이 공급되는 한 두 가지 상태 중 하나를 유지하는 플립 플랍 형태로 배열된 일련의 트랜지스터로 구성됩니다.트랜지스터는 전력 요건이 매우 낮기 때문에 전환 시간이 매우 짧습니다.그러나 SRAM 셀은 여러 개의 트랜지스터(일반적으로 4개 또는 6개)로 구성되어 있기 때문에 D램보다 밀도가 훨씬 낮습니다.이로 인해 비용이 많이 들기 때문에 소량의 고성능 메모리, 특히 현대의 거의 모든 중앙 처리 장치 설계에서 CPU 캐시에만 사용됩니다.

MRAM은 SRAM만큼 빠르지는 않지만 이 역할에서도 충분히 흥미로울 정도로 가깝습니다.CPU 설계자는 MRAM의 밀도가 매우 높기 때문에 MRAM을 사용하여 작지만 빠른 캐시가 아닌 훨씬 더 크지만 다소 느린 캐시를 제공하는 경향이 있습니다.이 절충이 미래에 어떻게 진행될지는 두고 볼 일이다.

내구성

MRAM의 내구성은 유지 및 속도와 마찬가지로 읽기 전류에 의해 영향을 받습니다.쓰기 전류가 속도와 유지에 충분히 큰 경우 MTJ 고장 가능성을 [17]고려할 필요가 있습니다.읽기 전류/쓰기 전류 비율이 충분히 작지 않으면 읽기 장애가 발생할 가능성이 높아집니다. 즉, 여러 전환 사이클 중 하나에서 읽기 오류가 발생합니다.읽기 방해 오류율은 다음과 같습니다.

여기서 θ는 완화 시간(1ns)이고crit I는 임계 [18]쓰기 전류입니다.내구성이 높을수록 충분히 가 요구되지만 read 읽기 [19]속도도 느려집니다

내구성은 주로 얇은 MgO층이 [20][21]파괴될 수 있기 때문에 제한됩니다.

전반적으로.

MRAM은 충분한 쓰기 전류를 사용하여 SRAM과 유사한 성능을 제공합니다.그러나 쓰기 전류에 대한 이러한 의존성으로 인해 주류 DRAM 및 플래시에 버금가는 높은 밀도와 경쟁하는 것도 쉽지 않습니다.그럼에도 불구하고 밀도를 극대화할 필요가 없는 MRAM의 몇 가지 기회는 존재한다.기본적인 물리학적 관점에서 MRAM에 대한 스핀 전달 토크 접근은 위에서 설명한 바와 같이 유지, 내구성, 속도 및 동력 요건에 의해 형성된 "죽음의 직각"에 구속된다.

설계 모수 수준 보유 내구성 속도 힘
높은 쓰기 전류 + - (표준) + −
쓰기 전류 부족 − (읽기 방해) − +
고Ω + - (표준) − (전류 공급)
낮은 Ω − (읽기 방해) + + (저전류)

전력-속도 트레이드오프는 전자기기에 보편적이지만 고전류에서의 내구성-유지 트레이드오프와 낮은 δ에서의 양쪽 성능 저하는 문제가 있다.내구성은 크게 10 [22]사이클로 제한됩니다8.

MRAM 대체 방법

플래시와 EEPROM의 쓰기 사이클이 제한되어 있기 때문에 실제 RAM과 같은 역할에는 심각한 문제가 됩니다.또, 비휘발성 RAM이 자주 사용되는 저전력 노드에서는, 셀의 기입에 필요한 고전력이 문제가 됩니다.또, 충전 펌프로 불리는 디바이스에서는, 소비 전력을 「축적」할 때까지의 시간이 필요합니다.이 때문에, 기입은 읽기보다 큰폭으로 늦어집니다(통상은 1000분의 1까지 빠릅니다).MRAM은 이러한 문제의 일부에 대처하도록 설계되어 있는 것은 분명하지만, 이러한 단점에 대처하기 위해 다른 많은 새로운 메모리 디바이스가 생산 중이거나 제안되고 있습니다.

현재까지 널리 생산되고 있는 유사한 시스템은 강유전체 RAM 또는 F-RAM(FeRAM이라고도 함)뿐입니다.

실리콘산화질소실리콘(SONOS) 메모리와 ReRAM도 새롭게 주목받고 있으며 3D XPoint도 개발 중이지만 [23]D램보다 전력 버젯이 높은 것으로 알려졌다.

역사

Motorola에 의해 제조된 최초의 200mm 1Mb MRAM 웨이퍼, 2001년
  • 1955 : 자기 코어 메모리는 MRAM과 같은 읽기 쓰기 원리를 가지고 있습니다.
  • 1984년 - Arthur V.Pohm과 James M.Daughton은 Honeywell에서 일하는 동안 최초의 자기 저항 메모리 [24][25]장치를 개발했습니다.
  • 1988 - 유럽 과학자(Albert Pert와 Peter Grünberg)는 박막 구조에서 [26]"거대한 자기 저항 효과"를 발견했습니다.
  • 1989년 - Pohm과 Daughton은 Honeywell을 떠나 Nonvolatile Electronics, Inc.(나중에 NVE Corpor.로 개명)를 설립하고,[24] MRAM 테크놀로지를 개발했습니다.
  • 1995년 - Motorola(나중에 Freescale Semiconductor, 그 후 NXP Semiconductor)가 MRAM 개발에 착수
  • 1996 - 스핀 토크 전달을 제안합니다[27][28].
  • 1998 - Motorola는 256Kb MRAM 테스트 [29]칩을 개발합니다.
  • 2000년 - IBM과 Infineon은 공동 MRAM 개발 프로그램을 수립했습니다.
  • 2000 - Spintec Laboratory 최초의 Spin-Torque Transfer 특허.
  • 2002
    • NVE가 사이프레스 반도체와 기술 교류를 발표한다.
    • Motorola에 부여된[30] 특허 전환
  • 2003 : 180 nm 리소그래피 공정으로 제조된 128 kbit MRAM 칩이 도입되었습니다.
  • 2004
    • 6월 - Infineon, 180 nm 리소그래피 공정으로 제조된 16 Mbit 프로토타입 공개
    • 9월 - MRAM은 Freescale의 표준 제품이 되었습니다.
    • 10월 - Taiwan의 MRAM 개발자는 TSMC에서 1Mbit 부품을 테이프로 제작합니다.
    • 10월 - 마이크론은 MRAM을 폐기하고 다른 메모리를 뮤트합니다.
    • 12월 - TSMC, NEC 및 도시바는 새로운 MRAM 셀에 대해 설명합니다.
    • 12월 - Renesas Technology는 고성능, 신뢰성 높은 MRAM 테크놀로지를 촉진합니다.
    • Spintech Laboratory는 MRAM 접근법으로서 TAS(Thermal Assisted Switching)를 최초로 관찰했습니다.
    • Crocus Technology는 2세대 MRAM 개발업체입니다.
  • 2005
    • 1월 : Cypress Semiconductor는 NVE IP를 사용하여 MRAM을 샘플링합니다.
    • 3월 - Cypress가 MRAM 자회사를 매각.
    • June - Honeywell은 150 nm의 리소그래피 프로세스를 사용하여 1 Mbit rad-hard MRAM 데이터 시트를 게시합니다.
    • 8월 : MRAM 레코드: 메모리셀은 2GHz로 동작합니다.
    • 11월 - Renesas Technology와 Grandis는 스핀 토크 전송(STT)을 채용한 65 nm MRAM 개발에 협력하고 있습니다.
    • 11월 - NVE는 암호화 조작 응답 메모리를 [31]조사하기 위한 SBIR 보조금을 받습니다.
    • 12월 - Sony는 터널링 자기저항층을 통해 스핀 편파 전류를 이용하여 데이터를 쓰는 최초의 랩 제작 스핀-토크 전송 MRAM을 발표했습니다.이 방식은 기존 MRAM보다 소비전력이 적고 확장성이 뛰어납니다.소재가 더욱 발전함에 따라 이 공정은 DRAM에서 가능한 밀도보다 더 높은 밀도를 허용할 것입니다.
    • 12월 - Freescale Semiconductor Inc.는 산화알루미늄이 아닌 산화마그네슘을 사용하는 MRAM을 시연하여 쓰기 사이클 중에 절연 터널 장벽이 얇아지고 비트 저항성이 향상되어 쓰기 전류가 감소합니다.
    • Spintec 연구소는 Crocus Technology의 특허에 대한 독점 라이선스를 부여한다.
  • 2006
    • 2월 - 도시바와 NEC는 새로운 "전원 포킹" 설계의 16 Mbit MRAM 칩을 발표했습니다.전송 속도는 200 Mbit/s, 사이클 타임은 34 ns로 MRAM 칩 중 최고의 성능을 발휘합니다.또한 동급 최소 크기인 78.5평방밀리미터와 1.8볼트의 [32]저전압 요건을 자랑합니다.
    • 7월 - 7월 10일 오스틴 텍사스 - 프리스케일 세미컨덕터는 4Mbit MRAM 칩의 시판을 시작합니다.이 칩은 [33][34]1개당 약 25달러입니다.
  • 2007
    • 스핀전송토크램(SPRAM)으로 R&D 이동
    • 2월 - 도호쿠 대학과 히타치는 스핀 전송 토크 [35]스위칭을 채용한 2 Mbit 비휘발성 RAM 칩의 시제품을 개발했습니다.
    • 8월 - "IBM, TDK Partner In Magnetic Memory Research on Spin Transfer Torque Switching" IBM 및 TDK는 MRAM의 비용을 절감하고 성능을 향상시켜 제품을 시장에 [36]출시하기를 희망합니다.
    • 11월 - Toshiba는 수직 자기 이방성 MTJ [37]장치를 사용하여 스핀 전달 토크 전환을 적용하고 입증했습니다.
    • 11월 - NEC는 250MHz의 [38]동작 속도로 세계에서 가장 빠른 SRAM 호환 MRAM을 개발합니다.
  • 2008
    • SRAM 및 FLASH 컴포넌트[39] 교체에 프리스케일 MRAM을 사용하는 일본 위성 SpriteSat
    • 6월 - 삼성과 하이닉스가 STT-MRAM[40] 파트너로 편입
    • 6월 - Freescale이 새로운 회사 Everspin으로[41][42] MRAM 업무를 분사
    • 8월 - 독일 과학자들이 차세대 MRAM을 개발했습니다.이 MRAM은 기본적인 성능 제한에 따라 동작하며 쓰기 사이클은 1나노초 미만입니다.
    • 11월 - Everspin은 256Kb ~4Mb의[43] BGA 패키지, 제품 패밀리 발표
  • 2009
    • 6월 - 히타치 대학과 도호쿠 대학에서는 32 Mbit 스핀 전송 토크 RAM(SPRAM)[44]을 시연했습니다.
    • 6월 - Crocus Technology와 Tower Semiconductor가 Crocus의 MRAM 프로세스 테크놀로지를 Tower 제조 환경에[45] 이식하는 거래를 발표
    • 11월 - Everspin은 SPI MRAM 제품[46] 패밀리를 출시하여 최초로 임베디드 MRAM 샘플을 출하
  • 2010
    • 4월 - Everspin 출시 밀도 16 Mb[47][48]
    • 6월 - 히타치, 도호쿠대, 멀티레벨[49] SPRAM 발표
  • 2011
    • 3월 - 독일 PTB는 500ps[50](2기가비트/초) 미만의 기입 사이클을 발표
  • 2012
  • 2013
    • 11월 - Buffalo Technology와 Everspin은 Everspin의 Spin-Torque MRAM(ST-MRAM)을 캐시 [54]메모리로 내장한 새로운 산업용 SATA III SSD를 발표했습니다.
  • 2014
    • 1월 - 연구자들은 온도와 자기장 [55]변화만을 사용하여 코어/셸 반강자성 나노 입자의 자기 특성을 제어할 수 있는 능력을 발표했습니다.
    • 10월 - Everspin은 GlobalFoundries와 협력하여 300mm [56]웨이퍼에 ST-MRAM을 생산합니다.
  • 2016
    • 4월 – 삼성의 김기남 반도체 사장은 삼성이 "조만간 [57]준비될" MRAM 기술을 개발하고 있다고 말한다.
    • 7월: IBM과 Samsung은 [58]10ns에서 7.5마이크로암페어의 스위칭 전류로 11nm까지 축소할 수 있는 MRAM 디바이스를 보고합니다.
    • 8월 - Everspin은 업계 최초의 256 Mb ST-MRAM 샘플을 고객에게 [59]발송한다고 발표했습니다.
    • 10월 - Ablance Technology는 Sony Semiconductor Manufacturing과 제휴하여 "다양한 제조 노드"[60]를 기반으로 300mm 웨이퍼에 STT-MRAM을 제조합니다.
    • 12월 - Inston과 Toshiba가 독립적으로 전압 제어 MRAM에 대한 결과를 국제 전자 소자 [61]회의에서 발표합니다.
  • 2019
    • 1월 - Everspin은 28 nm의 1 Gb STT-MRAM [62]칩 샘플 출하를 시작합니다.
    • 3월 - 삼성은 28nm [63]공정을 기반으로 한 최초의 임베디드 STT-MRAM의 상용 생산을 시작합니다.
    • 5월 - Ablance는 United Microelectronics Corporation과 제휴하여 임베디드 MRAM의 28nm CMOS 제조 공정을 [64]기반으로 공동 개발 및 생산하고 있습니다.
  • 2020
    • 12월 : IBM은 14 nm MRAM [65]노드를 발표합니다.
  • 2021
    • 5월 - TSMC는 eFLASH를 [66]대체하는 제품으로서 12/14 nm 노드에서 eMRAM 테크놀로지를 개발하기 위한 로드맵을 발표했습니다.
    • 11월 - 대만 반도체 연구소, SOT-MRAM 디바이스 [67]개발 발표.

적용들

MRAM은 항공우주 및 군사 시스템, 디지털 카메라, 노트북, 스마트 카드, 휴대전화, 휴대 기지국, 퍼스널 컴퓨터, 배터리 백업식 SRAM 교환, 데이터로그 전용 메모리(블랙박스 솔루션), 미디어 pl 등 내부에 어떤 종류의 메모리를 탑재한 거의 모든 디바이스를 실제로 적용할 수 있습니다.AYER, 책 리더 등

「 」를 참조해 주세요.

레퍼런스

  1. ^ 미국 4731757A, "끝이 테이퍼형 박막 저장 셀을 포함한 자기 저항 메모리"
  2. ^ Akerman, J. (2005). "APPLIED PHYSICS: Toward a Universal Memory". Science. 308 (5721): 508–510. doi:10.1126/science.1110549. PMID 15845842. S2CID 60577959.
  3. ^ Fuxi, Gan; Yang, Wang (February 9, 2015). Data Storage at the Nanoscale: Advances and Applications. CRC Press. ISBN 9789814613200 – via Google Books.
  4. ^ Engel, B. N.; Akerman, J.; Butcher, B.; Dave, R. W.; Deherrera, M.; Durlam, M.; Grynkewich, G.; Janesky, J.; Pietambaram, S. V.; Rizzo, N. D.; Slaughter, J. M.; Smith, K.; Sun, J. J.; Tehrani, S. (2005). "A 4-Mb toggle MRAM based on a novel bit and switching method". 2005 IEEE International Magnetics Conference (INTERMAG). 41 (1): 132. Bibcode:2005ITM....41..132E. doi:10.1109/TMAG.2004.840847. S2CID 38616311.
  5. ^ "Renesas, Grandis, 스핀 토크 전달을 이용한 65 nm MRAM 개발에 협력합니다.", 2005년 12월 1일.
  6. ^ "Lower Switching Current for Spin-Torque Transfer in Magnetic Storage Devices such as Magnetoresistive Random Access Memory (MRAM)". University of Minnesota. Retrieved 15 August 2011.
  7. ^ Y. Huai, "회전 전송 토크 MRAM(STT-MRAM): 과제와 전망", AAPS Bulletin, 2008년 12월, vol. 18, no. 6, 페이지 33.
  8. ^ "MRAM 구조"
  9. ^ Sbiaa, R.; Meng, H.; Piramanayagam, S. N. (2011). "Materials with perpendicular magnetic anisotropy for magnetic random access memory". Physica Status Solidi RRL. 5 (12): 413. Bibcode:2011PSSRR...5..413S. doi:10.1002/pssr.201105420. S2CID 98626346.
  10. ^ Gallagher, W.J.; Parkin, S.S.P. (24 January 2006). "Development of the magnetic tunnel junction MRAM at IBM: From first junctions to a 16-Mb MRAM demonstrator chip". IBM.
  11. ^ Desikan, Rajagopalan; et al. (27 September 2002). "On-chip MRAM as a High-Bandwidth, Low-Latency Replacement for DRAM Physical Memories" (PDF). Department of Computer Sciences, University of Texas at Austin.
  12. ^ "Area, Power, and Latency Considerations of STT-MRAM to Substitute for Main Memory" (PDF).
  13. ^ "MRAM의 과거, 현재, 미래", NIST 자기 테크놀로지, 2003년 7월 22일
  14. ^ Kate McAlpine, "스핀 플립 트릭이 가장 빠른 RAM을 가리키고 있다", New Scientist, 2008년 8월 13일
  15. ^ L. Thomas et al., S3S 2017
  16. ^ Khvalkovskiy, A.V.; Apalkov, D.; Watts, S.; Chepulskii, R.; Beach, R S.; Ong, A.; Tang, X.; Driskill-Smith, A.; Butler, W.H.; Visscher, P.B.; Lottis, D.; Chen, E.; Nikitin, V.; Krounbi, M. (2013). "Basic principles of STT-MRAM cell operation in memory arrays". Journal of Physics D: Applied Physics. 46 (7): 074001. Bibcode:2013JPhD...46g4001K. doi:10.1088/0022-3727/46/7/074001.
  17. ^ Schäfers, M.; Drewello, V.; Reiss, G.; Thomas, A.; Thiel, K.; Eilers, G.; Münzenberg, M.; Schuhmann, H.; Seibt, M. (2009). "Electric breakdown in ultra-thin MgO tunnel barrier junctions for spin-transfer torque switching". Applied Physics Letters. 95 (23): 232119. arXiv:0907.3579. Bibcode:2009ApPhL..95w2119S. doi:10.1063/1.3272268. S2CID 119251634.
  18. ^ Bishnoi, R.; Ebrahimi, M.; Oboril, F.; Tahoori, M.B. (2014). "Read disturb fault detection in STT-MRAM". 2014 International Test Conference. pp. 1–7. doi:10.1109/TEST.2014.7035342. ISBN 978-1-4799-4722-5. S2CID 7957290.
  19. ^ Chang, M.; Shen, S.; Liu, C.; Wu, C.; Lin, Y.; King, Y.; Lin, C.; Liao, H.; Chih, Y.; Yamauchi, H. (March 2013). "An Offset-Tolerant Fast-Random-Read Current-Sampling-Based Sense Amplifier for Small-Cell-Current Nonvolatile Memory". IEEE Journal of Solid-State Circuits. 48 (3): 864–877. Bibcode:2013IJSSC..48..864C. doi:10.1109/JSSC.2012.2235013. S2CID 23020634.
  20. ^ STT-MRAM의 고장 제한 쓰기 시간 창
  21. ^ J. H. Lim et al., "다양한 작동 조건에서 STT-MRAM에서 MgO 유전체 파괴의 통계-물리적 특성 조사", IEDM 2018.
  22. ^ "StackPath".
  23. ^ February 2018, Paul Alcorn 26 (26 February 2018). "Lenovo Dishes On 3D XPoint DIMMS, Apache Pass In ThinkSystem SD650". Tom's Hardware.
  24. ^ a b "James Daughton, Magnetoresistive Random Access Memory (MRAM)" (PDF).
  25. ^ "NASA JPL, MRAM Technology Status" (PDF).
  26. ^ "GMR: A Giant Leap for IBM Research". Archived from the original on 2012-01-11.
  27. ^ L Berger (October 1996). "Emission of spin waves by a magnetic multilayer traversed by a current". Physical Review B. 54 (13): 9353–8. Bibcode:1996PhRvB..54.9353B. doi:10.1103/physrevb.54.9353. PMID 9984672.
  28. ^ Slonczewski, J.C. (October 1996). "Current-driven excitation of magnetic multilayers". Journal of Magnetism and Magnetic Materials. 159 (1–2): L1–L7. Bibcode:1996JMMM..159L...1S. doi:10.1016/0304-8853(96)00062-5.
  29. ^ N.P. Vasil'eva (October 2003), "Magnetic Random Access Memory Devices", Automation and Remote Control, 64 (9): 1369–85, doi:10.1023/a:1026039700433, S2CID 195291447
  30. ^ States6633498 미국 6633498, Engel, Bradley N., Janesky, Jason Allen, Rizzo, Nicholas D., "스위칭 필드를 줄인 자기저항 랜덤 액세스 메모리"
  31. ^ "NSF Award Search: Award#0539675 - SBIR Phase I: Zero-Remanence Tamper-Responsive Cryptokey Memory". www.nsf.gov.
  32. ^ "Toshiba and NEC Develop World's Fastest, Highest Density MRAM" (Press release). NEC Corporation. 2006-02-07. Retrieved 2006-07-10.
  33. ^ "Freescale Leads Industry in Commercializing MRAM Technology" (Press release). Freescale Semiconductor. 2006-07-10. Archived from the original on 2007-10-13. Retrieved 2006-07-10.
  34. ^ Lammers, David (October 7, 2006). "MRAM debut cues memory transition". EE Times.
  35. ^ "Prototype 2 Mbit Non-Volatile RAM Chip Employing Spin-Transfer Torque Writing Method" (Press release). Hitachi Ltd. 2007-02-13. Retrieved 2007-02-13.
  36. ^ "IBM and TDK Launch Joint Research & Development Project for Advanced MRAM" (Press release). IBM. 2007-08-19. Retrieved 2007-08-22.
  37. ^ "Toshiba develops new MRAM device that opens the way to giga-bits capacity" (Press release). Toshiba Corporation. 2007-11-06. Retrieved 2007-11-06.
  38. ^ "NEC Develops World's Fastest SRAM-Compatible MRAM With Operation Speed of 250MHz" (Press release). NEC Corporation. 2007-11-30. Retrieved 2007-12-01.
  39. ^ Greenemeier, Larry. "Japanese Satellite First to Use Magnetic Memory". Scientific American.
  40. ^ "Archived copy". Archived from the original on 2008-11-12. Retrieved 2008-10-01.{{cite web}}: CS1 maint: 제목으로 아카이브된 복사(링크)
  41. ^ "Wayback Machine" (PDF). Archived from the original (PDF) on 2012-07-26.
  42. ^ de la Merced, Michael J. (June 9, 2008). "Chip Maker to Announce It Will Spin Off Memory Unit". The New York Times.
  43. ^ LaPedus, Mark (November 13, 2008). "Freescale's MRAM spin-off rolls new devices". EE Times.
  44. ^ [1] 2009년 5월 31일 Wayback Machine에서 아카이브 완료
  45. ^ "News Crocus Technology". Archived from the original on April 22, 2010.
  46. ^ Johnson, R Colin (November 16, 2009). "MRAM chips go serial in smart meters". EE Times.
  47. ^ Ron Wilson (April 19, 2010). "Everspin MRAM reaches 16 Mbits, looks toward embedded use in SoCs". EDN. Archived from the original on January 21, 2013.
  48. ^ David Manners (April 20, 2010). "Everspin Launches 16Mbit MRAM, Volume In July". Electronics Weekly.
  49. ^ Motoyuki Ooishi; Nikkei Electronics (2010-06-23). "[VLSI] Hitachi, Tohoku Univ Announce Multi-level Cell SPRAM — Tech-On!". Techon.nikkeibp.co.jp. Retrieved 2014-01-09.
  50. ^ "Extremely fast MRAM data storage within reach" (Press release). PTB. 2011-03-08. Retrieved 2011-03-09.
  51. ^ Charlie Demerjian (November 16, 2012). "Everspin makes ST-MRAM a reality, LSI AIS 2012: Non-volatile memory with DDR3 speeds". SemiAccurate.com.
  52. ^ "Everspin press release" (PDF). Archived from the original (PDF) on March 30, 2013.
  53. ^ "Voltage-controlled MRAM: Status, challenges and prospects". EE Times.
  54. ^ "Everspin ST-MRAM Incorporated for Cache Memory Into Buffalo Memory SSD". Business Wire. 2013-11-18. Retrieved 2014-01-09.
  55. ^ "Magnetic nanoparticles breakthrough could help shrink digital storage". Gizmag.com. Retrieved 2014-01-09.
  56. ^ jithil.g@position2.com (2014-10-27). "Everspin and GLOBALFOUNDRIES Partner to Supply Fully Processed 300mm CMOS Wafers with Everspin's ST-MRAM Technology". GLOBALFOUNDRIES. Retrieved 2020-08-22.
  57. ^ Kim, Yoo-chul (20 April 2016). "Cheil Worldwide acquires Founded". Koreatimes.co.kr. Korea Times. Retrieved 27 June 2016. 'Yes, Samsung will commercialize MRAMs and ReRAMs according to our own schedule. We are on our way and will be ready soon,' Kim told reporters.
  58. ^ "Researchers celebrate 20th anniversary of IBM's invention of Spin Torque MRAM by demonstrating scalability for the next decade — IBM Blog Research". IBM Blog Research. 2016-07-07. Retrieved 2016-07-11.
  59. ^ Strong, Scott (August 5, 1026). "Everspin Announces Sampling of Industry's First 256Mb Perpendicular Spin Torque MRAM to Customers". The SSD Review.
  60. ^ "Sony revealed as MRAM foundry for Avalanche". eeNews Analog. 2016-10-31. Retrieved 2020-08-22.
  61. ^ "Archived copy". EE Times. Archived from the original on 2017-03-03. Retrieved 2017-03-03.{{cite web}}: CS1 maint: 제목으로 아카이브된 복사(링크)
  62. ^ "Everspin starts to ship customer samples of its 28nm 1Gb STT-MRAM chips MRAM-Info". www.mram-info.com. Retrieved 2019-12-03.
  63. ^ "Samsung Says It's Shipping 28-nm Embedded MRAM". EE Times.
  64. ^ "UMC and Avalanche Technology Partner for MRAM Development and 28nm Production". Avalanche Technology. 2018-08-06. Retrieved 2020-08-22.
  65. ^ "IBM to reveal the world's first 14nm STT-MRAM node". 2020-12-15. Retrieved 2020-12-17.
  66. ^ "TSMC shows its eMRAM technology roadmap MRAM-Info". www.mram-info.com. Retrieved 2021-05-16.
  67. ^ Chia-nan, Lin. "Local researchers make advanced MRAM device". www.taipeitimes.com. Taipei Times. Retrieved 9 November 2021.

외부 링크